使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶：cxl274287265
螢?zāi)恍℃I盤,可在Windows/linux上或其他嵌入式系統(tǒng)如手機(jī)上使用
標(biāo)簽： Windows linux 鍵盤 嵌入式
上傳時(shí)間： 2016-05-08
上傳用戶：hullow
低密度奇偶校驗(yàn)碼硬判決譯碼算法的c語(yǔ)言實(shí)現(xiàn)
標(biāo)簽： 密度 奇偶校驗(yàn)碼 c語(yǔ)言 譯碼算法
上傳時(shí)間： 2013-12-20
上傳用戶：wyc199288
delphi寫的掃描硬盤中jpg文件的代碼，有參考價(jià)值
標(biāo)簽： delphi jpg 硬盤 代碼
上傳時(shí)間： 2016-06-01
上傳用戶：zm7516678
一個(gè)對(duì)接收信號(hào)進(jìn)行硬判決VITERBI譯碼的函數(shù)，從最佳路徑中產(chǎn)生解碼
標(biāo)簽： VITERBI 接收信號(hào) 函數(shù) 譯碼
上傳時(shí)間： 2016-06-04
上傳用戶：guanliya
system view軟件實(shí)現(xiàn)的卷積碼編碼譯碼過(guò)程。其中包括了硬判決和軟判決兩種方法
標(biāo)簽： system view 軟件實(shí)現(xiàn) 卷積碼
上傳時(shí)間： 2014-01-11
上傳用戶：電子世界
％ decode with soft-input viterbi algorithm 硬判決 ％ //k=4,r=1/2 ％輸入數(shù)據(jù)為軟信息，并且數(shù)據(jù)為均值為1的BPSK調(diào)制，如果均值為MEAN,那么62,63,103,104行應(yīng)做相應(yīng)修改
標(biāo)簽： soft-input algorithm viterbi decode
上傳時(shí)間： 2014-10-28
上傳用戶：aig85
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2016-06-13
上傳用戶：bjgaofei
硬實(shí)時(shí)linux補(bǔ)丁rtai下usb協(xié)議棧
標(biāo)簽： linux rtai usb 硬實(shí)時(shí)
上傳時(shí)間： 2016-06-24
上傳用戶：xauthu
硬實(shí)時(shí)linux補(bǔ)丁rtai下的網(wǎng)絡(luò)協(xié)議棧 最新
標(biāo)簽： linux rtai 硬實(shí)時(shí) 協(xié)議棧
上傳時(shí)間： 2013-12-24
上傳用戶：jeffery
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
