四路20秒聲光顯示計分搶答器Multisim14仿真源文件+設計文檔資料摘要數字搶答器由主體電路與擴展電路組成。優先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人開關啟動報警電路，以上兩部分組成主體電路。通過定時電路和譯碼電路將秒脈沖產生的信號在顯示器上輸出實現計時功能，構成擴展電路。經過布線、焊接、調試等工作后數字搶答器成形。關鍵字：開關陣列電路；觸發鎖存電路；解鎖電路；編碼電路；顯示電路一，設計目的本設計是利用已學過的數電知識，設計的4人搶答器。（1）重溫自己已學過的數電知識；（2）掌握數字集成電路的設計方法和原理；（3）通過完成該設計任務掌握實際問題的邏輯分析，學會對實際問題進行邏輯狀態分配、化簡；（4）掌握數字電路各部分電路與總體電路的設計、調試、模擬仿真方法。二，整體設計（一）設計任務與要求：1.搶答器同時供4名選手或4個代表隊比賽，分別用4個按鈕S0 ~ S3表示。2.設置一個系統清除和搶答控制開關S，該開關由主持人控制。3.搶答器具有鎖存與顯示功能。即選手按動按鈕，鎖存相應的編號，并在LED數碼管上顯示，同時揚聲器發出報警聲響提示。選手搶答實行優先鎖存，優先搶答選手的編號一直保持到主持人將系統清除為止。4.參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答的時間，并保持到主持人將系統清除為止。5.如果定時時間已到，無人搶答，本次搶答無效。（二）設計原理與參考電路搶答器的組成框圖搶答器的一般組成框圖如下圖所示。它主要由開關陣列電路、觸發鎖存電路、解鎖電路、編碼電路和顯示電路等幾部分組成。
上傳時間： 2021-11-06
上傳用戶：
該文檔為新型亞納秒高功率半導體開關器件講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
標簽： 功率半導體
上傳時間： 2021-12-04
上傳用戶：
針對NBA比賽規則,提出了一種基于Proteus的籃球賽24秒倒計時器總體方案,詳細設計了各個模塊電路,分析了電路的工作原理。通過設計秒脈沖信號發生器電路、遞減計數器電路、譯碼顯示電路,完成了對籃球賽24秒倒計時器的電路設計。基于Proteus完成籃球賽24秒倒計時器仿真,實現了24秒倒計時、隨時置數、自動報警等功能。通過增加獨立按鍵電路和編碼器電路對籃球賽24秒倒計時器進行改進,實現了能夠任意置數的功能。
標簽： proteus
上傳時間： 2022-04-03
上傳用戶：d1997wayne
繞組勵磁同步電機具有功率因數可調、效率高等優點，在工業大功率場合獲得了廣泛應用，因此研究和開發高性能的繞組勵磁同步電機驅動系統具有重大的經濟價值和社會效益。目前開發高性能繞組勵磁同步電機驅動系統所采用的控制方案主要有兩種：一種是直接轉矩控制（DTFC）；另一種是磁場定向矢量控制（FOC）。繞組勵磁同步電機的矢量控制策略具有控制結構簡單，物理概念清晰，電流、轉矩波動小，轉速響應迅速，易實現數字控制等優點。因此，在交流傳動領域中，越來越受到學者的關注。但是，無論在國內還是國外，交直交型繞組勵磁同步電機矢量控制系統的研究還缺乏全面深入的理論研究，還沒有建造起矢量控制系統的理論體系構架。本文對繞組勵磁同步電機矢量控制系統進行了初步的理論探討，并進行了詳細的實踐研究，為以后更深入、廣泛地研究此系統，打好堅實的基礎。本論文主要研究內容如下： @@ 通過廣泛的查找文獻，對幾種常見的同步電機傳動系統進行了綜述，分析了同步電機變頻調速原理，在此基礎上，講述了無傳感器技術在同步電機中的應用現狀。無傳感器技術主要有兩大類：基于基波量的檢測方法和基于外加信號的激勵法。隨后，對轉子初始位置的估計進行了綜述，其方法有：基于電機定子鐵芯飽和效應的轉子位置估計，高頻信號注入法，基于定子繞組感應電壓的估計法和基于相電感計算法等。繞組勵磁同步電機轉子初始位置估計的研究還很少。 @@ 對繞組勵磁同步電機矢量控制的理論進行了全面深入地研究，建立起矢量控制的理論體系構架。 @@ 首先，基于磁勢等效原理，將三相靜止交流信號等效變換為兩相旋轉直流信號，將交流電機等效為直流電機進行控制。在Clarke變換和Park變換的基礎上，得到凸極同步電機轉子磁場定向的電壓矩陣方程、功率方程和運動方程。根據上述方程，繪出dq軸的等值電路及矢量圖，得到狀態空間描述的dq軸數學模型。 @@ 其次，根據模型參考自適應原理，對同步電機轉速進行估計。忽略同步電機d軸阻尼繞組的作用，取同步轉速為零，得到同步電機αβ靜止坐標系下 的數學模型。將不含有轉子轉速信息的方程作為參考模型，將含有轉速參數的方程作為可調模型，根據波波夫超穩定性和正性原理，對轉子轉速進行估計。@@ 最后，根據模型參考自適應估計的轉子轉速，設計磁通觀測器來估計轉子磁通，實現磁通反饋閉環控制。磁通觀測器采用降維觀測器，僅對轉子磁通分量進行重構，并通過極點配置算法，合理配置觀測器的極點，使觀測器滿足系統的性能指標，達到磁通觀測的目的。 @@ 新穎的空間矢量脈寬調制算法。從空間矢量的基本概念入手，深入分析了定子三相對稱電壓與空間電壓矢量之間的關系。由三相電壓源型逆變器輸出電壓波形得到六個有效開關狀態矢量，這六個開關矢量和兩個零矢量合成一組等幅不同相的電壓空間矢量，去逼近圓形旋轉磁場。其次，根據空間電壓矢量所在的扇區，選擇相鄰有效開關矢量，在伏秒平衡的法則下，計算各有效開關矢量的作用時間。并且，探討了扇區判斷和扇區過渡問題，定性分析了空間矢量脈寬調制（SVPWM）的性能。最后，根據每個扇區中開關矢量作用時間，采用軟件構造法，在TMS320LF2407A硬件上實現了SVPWM。實驗結果表明，該算法簡單易實現，能夠有效的提高直流母線的電壓利用率，具有在低頻運行穩定，逆變器輸出電流正弦度好等優點。 @@ 空間矢量過調制算法的研究。在上述線性調制的基礎上，提出一種基于電壓空間矢量的過調制方法。過調制區域根據調制度分成兩種不同的模式，分別為模式Ⅰ（0．907
上傳時間： 2013-07-25
上傳用戶：gaorxchina
H．264/AVC規范是由國際電聯(ITU-T)和國際標準化組織(ISO)聯合制定的新一代視頻編解碼標準。它具有如下四個特點：低碼流，和MPEG2等壓縮技術相比，在同等圖像質量下，采用H.264技術壓縮后的數據量只有MPEG2的1/8；高圖象質量，復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節；容錯能力強，提供了解決在不穩定網絡環境下容易發生的丟包等錯誤的必要工具；網絡適應性強，提供了網絡適應層，數據能在不同網絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程，尤其是在嵌入式系統中實現具有很大的挑戰性。 本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優化。優化綜合運用了上層和底層的實現方法實現。上層的方法例如使用CCS提供的條件優化代碼優化功能，使用IMGLIB中高度優化的函數等，其特點是簡便易行，效果良好；底層的實現方法例如使用DM642特有的內聯函數，用線性匯編的方式實現算法等，特點是提高了代碼運行的并行性，但需要對DM642和H.264有很深刻的理解。 目前本設計已成功完成H.264.算法在DM642開發板上的運行，壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續使用優化后的編碼器實現了監控用視頻服務器的原型，使得攝像頭采集的視頻數據在DM642開發板上壓縮后傳輸至PC機，且能夠在PC端用配套的程序成功解碼并播放。
上傳時間： 2013-06-23
上傳用戶：qqiang2006
隨著圖像處理技術的不斷發展，圖像處理技術在國民經濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統的數字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術的發展，現場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發成本低的特點，越來越多地被應用在圖像處理領域。大量實踐證明，FPGA的并行處理能力與流水線作業能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統有著廣闊的發展前景。 本文研究的是一個在嵌入式視頻監控系統下的圖像預處理子系統。首先實現了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現了多種圖像預處理算法。在實現過程中，為了充分發揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結果表明，本圖像預處理系統能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監控系統50幀/秒的輸出要求。 最后根據視頻監控系統在實際運用中出現的噪聲類型多樣化的情況，我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環路的特點，跟蹤模塊采用碼跟蹤環和載波跟蹤環耦合的方法實現。由于GPS系統通常工作在非常低的信噪比環境中，而非相干環在低信噪比下環路跟蹤性能較好，所以碼跟蹤環采用非相干(DDLL)環實現。這種跟蹤環路采用的鑒相器是能量鑒相器，對數據的調制和載波相位都不敏感，鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環允許數據調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環采用COSTAS鎖相環實現。上述算法在matlab環境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發平臺上利用VHDL硬件描述語言實現。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
隨著電子技術的快速發展，各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術都發揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統來說，中心主站需要對來自于不同采集設備的采集數據進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結論。因此，時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術，鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術，輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大，適合傳輸的時間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統。基于上述分析，本文結合這三種常用技術，提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘，本論文采用了數模混合的鎖相環技術，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一，節約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數據讀取和測試，通過實驗結果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術有著重大的推進意義！
上傳時間： 2013-08-05
上傳用戶：lz4v4
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
隨著交通工具的迅猛發展，智能交通系統(Intelligent TransportationSystems，簡稱ITS)在交通管理中受到廣泛的關注。而在ITS中，車牌識別(LicensePlate Recognition，簡稱LPR)是其核心技術。車牌識別系統主要由數據采集和車牌識別算法兩個部分組成。由于車牌清晰程度、攝像機性能、氣候條件等因素的影響，牌照中的字符可能出現不清楚、扭曲、缺損或污跡干擾，這都給識別造成一定難度。因此，在復雜背景中快速準確地進行車牌定位成為車牌識別系統的難點。 本文研究和設計了一種集圖象采集，圖象識別，圖象傳輸等于一體的實時嵌入式系統。該平臺包括硬件系統設計與應用程序開發兩個方面，充分利用TI公司的C6000系列DSP強大的并行運算能力、以及FPGA的靈活時序邏輯控制技術，從硬件方面實現系統的高速運行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設計方面：實現由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識別系統；設計并完成系統的原理圖和印制板圖；完成電路板調試，以及完成FPGA．在高速圖像采集中的veriIog應用程序開發。 (2) 在軟件開發方面：完成Philips公司的SAA7113H的配置代碼開發，以及DSP底層的部分驅動程序開發。 該系統能夠實現25幀每秒的數字視頻流圖像數據的輸出，并由FPGA負責完成一幅720×572數據量的圖像采集。DSP負責系統的嵌入式操作，包括系統的控制和車牌識別算法的實現。 目前，嵌入式車牌識別系統硬件平臺已經搭建成功，系統軟件代碼程序也已經開發完成。本系統能夠實現高速圖像采集、嵌入式操作與車牌識別算法、UART數據通信等功能，具有速度快、穩定性高、體積小、功耗低等特點，為車牌識別算法提供一個較好的驗證平臺。
上傳時間： 2013-04-24
上傳用戶：yangbo69
