關于3g無線網(wǎng)優(yōu)的：WCDMA無線基本原理 課程目標： ? 掌握3G移動通信的基本概念 ? 掌握3G的標準化過程 ? 掌握WCDMA的基本網(wǎng)絡結構以及各網(wǎng)元功能 ? 掌握無線通信原理 ? 掌握WCDMA的關鍵技術 參考資料： ? 《3G概述與概況》 ? 《中興通訊WCDMA基本原理》 ? 《ZXWR RNC（V3.0）技術手冊》 ? 《ZXWR NB09技術手冊》 第1章 概述 1 1.1 移動通信的發(fā)展歷程 1 1.1.1 移動通信系統(tǒng)的發(fā)展 1 1.1.2 移動通信用戶及業(yè)務的發(fā)展 1 1.2 3G移動通信的概念 2 1.3 為什么要發(fā)展第三代移動通信 2 1.4 3G的標準化過程 3 1.4.1 標準組織 3 1.4.2 3G技術標準化 3 1.4.3 第三代的核心網(wǎng)絡 4 1.4.4 IMT-2000的頻譜分配 6 1.4.5 2G向3G移動通信系統(tǒng)演進 7 1.4.6 WCDMA核心網(wǎng)絡結構的演進 11 第2章 WCDMA系統(tǒng)介紹 13 2.1 系統(tǒng)概述 13 2.2 R99網(wǎng)元和接口概述 14 2.2.1 移動交換中心MSC 16 2.2.2 拜訪位置寄存器VLR 16 2.2.3 網(wǎng)關GMSC 16 2.2.4 GPRS業(yè)務支持節(jié)點SGSN 16 2.2.5 網(wǎng)關GPRS支持節(jié)點GGSN 17 2.2.6 歸屬位置寄存器與鑒權中心HLR/AuC 17 2.2.7 移動設備識別寄存器EIR 17 2.3 R4網(wǎng)絡結構概述 17 2.3.1 媒體網(wǎng)關MGW 19 2.3.2 傳輸信令網(wǎng)關T-SGW、漫游信令網(wǎng)關R-SGW 20 2.4 R5網(wǎng)絡結構概述 20 2.4.1 媒體網(wǎng)關控制器MGCF 22 2.4.2 呼叫控制網(wǎng)關CSCF 22 2.4.3 會議電話橋分MRF 22 2.4.4 歸屬用戶服務器HSS 22 2.5 UTRAN的一般結構 22 2.5.1 RNC子系統(tǒng) 23 2.5.2 Node B子系統(tǒng) 25 第3章 擴頻通信原理 27 3.1 擴頻通信簡介 27 3.1.1 擴頻技術簡介 27 3.1.2 擴頻技術的現(xiàn)狀 27 3.2 擴頻通信原理 28 3.2.1 擴頻通信的定義 29 3.2.2 擴頻通信的理論基礎 29 3.2.3 擴頻與解擴頻過程 30 3.2.4 擴頻增益和抗干擾容限 31 3.2.5 擴頻通信的主要特點 32 第4章 無線通信基礎 35 4.1 移動無線信道的特點 35 4.1.1 概述 35 4.1.2 電磁傳播的分析 37 4.2 編碼與交織 38 4.2.1 信道編碼 39 4.2.2 交織技術 42 4.3 擴頻碼與擾碼 44 4.4 調(diào)制 47 第5章 WCDMA關鍵技術 49 5.1 WCDMA系統(tǒng)的技術特點 49 5.2 功率控制 51 5.2.1 開環(huán)功率控制 51 5.2.2 閉環(huán)功率控制 52 5.2.3 HSDPA相關的功率控制 55 5.3 RAKE接收 57 5.4 多用戶檢測 60 5.5 智能天線 62 5.6 分集技術 64 第6章 WCDMA無線資源管理 67 6.1 切換 67 6.1.1 切換概述 67 6.1.2 切換算法 73 6.1.3 基于負荷控制原因觸發(fā)的切換 73 6.1.4 基于覆蓋原因觸發(fā)的切換 74 6.1.5 基于負荷均衡原因觸發(fā)的切換 77 6.1.6 基于移動臺移動速度的切換 79 6.2 碼資源管理 80 6.2.1 上行擾碼 80 6.2.2 上行信道化碼 83 6.2.3 下行擾碼 84 6.2.4 下行信道化碼 85 6.3 接納控制 89 6.4 負荷控制 95 第7章 信道 97 7.1 UTRAN的信道 97 7.1.1 邏輯信道 98 7.1.2 傳輸信道 99 7.1.3 物理信道 101 7.1.4 信道映射 110 7.2 初始接入過程 111 7.2.1 小區(qū)搜索過程 111 7.2.2 初始接入過程 112
上傳時間： 2013-11-21
上傳用戶：tdyoung
其他控制模式： a、16bit/65536 級灰度模式，暫未開放10bit/1024 級灰度模式； b、每幀都會發(fā)送逐點校正數(shù)據(jù)和配置寄存器數(shù)據(jù)； c、配置寄存器1（CF1）使能奇偶校驗，防止MBI6024 進入未知狀態(tài)； d、配置寄存器2（CF2）設定“CKI 逾時時間”為“95～172 CKI 周期”；
上傳時間： 2013-11-11
上傳用戶：xingyuewubian
14.1本章導讀所有LPC1300系列Cortex-M3微控制器的16位定時器塊都相同。14.2基本配制CT16B0/1采用以下寄存器進行配制：1）管腳：CT16B0/1管腳必須通過IOCONFIG寄存器塊進行配制（見“I/O配制寄存器IOCON_PIOn”小節(jié)）。2）功率與外設時鐘：在SYSAHBCLKCTRL寄存器中置位位7與位8（見表“系統(tǒng)AHB時鐘控制寄存器位描述”）。
上傳時間： 2013-11-16
上傳用戶：liuwei6419
該程序?qū)崿F(xiàn)的是n位全加器，首先用與非門實現(xiàn)一位全家器，最后實現(xiàn)n位的全加器。
上傳時間： 2015-04-18
上傳用戶：fandeshun
大整數(shù)乘法例子代碼 /* 遞歸邊界，如果是1位二進制數(shù)與1位二進制數(shù)相乘，則可以直接計算 */ /*累計做1位二進制乘法運算的次數(shù)*/ /* return (X*Y) */ /* 計算n的值 */ /* 把X和Y拆分開來，令X=A*2^(n/2)+B, 左移位運算，mod = 1<<(n/2) */ /* 計算XY=AC*2^n+(AD+CB)*2^(n/2)+BD */ /* 計算A*C，再向左移n位 */ /* 遞歸計算A*D */ /* 遞歸計算C*B */ /* 計算a21+a22,再向左移n/2位 */ /* 遞歸計算B*D */ /* XY=a1+a2+a3 */
上傳時間： 2015-05-19
上傳用戶：gyq
一款不錯的8/16位MCU軟、硬件的匯編/C語言、指令學習與工程生成工具。 包括： Intel386(TM)EXProcessor 80C186EA/80C188EA,80C186EB/80C188EB,80C186EC/80C188EC, 80C186XL/80C188XL 8XC196KD,8XC196KC,8XC196KB,8XC198,8XC196KR,8XC196KQ,8XC196KT, 8XC196JR,8XC196JQ8XC196JT,8XC196NP,8XC196NT,8XC196NU 80C296SA 8XC52,8XC54,8XC58,8XC51FA,8XC51FB,8XC51FC 8XC251SA,8XC251SB,8XC251SP,8XC251SQ 8XC151SA,8XC151SB 8X930AxUSB 8X930Hx 很經(jīng)典，指令格式、寄存器解釋、自動生成小程序，基本上面面俱到，對于初、中級嵌入式軟件工程師非常有用！
標簽： 80 EXProcessor 186 Intel
上傳時間： 2014-01-17
上傳用戶：plsee
剖析Intel IA32 架構下C 語言及CPU 浮點數(shù)機制 Version 0.01 哈爾濱工業(yè)大學 謝煜波 （email: xieyubo@126.com 網(wǎng)址:http://purec.binghua.com） （QQ:13916830 哈工大紫丁香BBSID:iamxiaohan） 前言 這兩天翻看一本C 語言書的時候，發(fā)現(xiàn)上面有一段這樣寫到 例：將同一實型數(shù)分別賦值給單精度實型和雙精度實型，然后打印輸出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“％f\n％f\n”,a,b) } 運行結果如下：
標簽： Version xieyubo Intel email
上傳時間： 2013-12-25
上傳用戶：徐孺
這是ATMEL公司的8位AVR芯片mega8的中文資料，里面對各個寄存器都作了詳盡的說明。
上傳時間： 2015-10-03
上傳用戶：love1314
數(shù)字鎖的功能：設置一個８位密碼，只有密碼正確方可執(zhí)行，密碼錯誤則輸出警報信號，可以設置密碼存儲在寄存器中．
上傳時間： 2014-10-14
上傳用戶：fxf126@126.com
TLV1544與TMS320VC5402通過串行口連接，此時，A／D轉換芯片作為從設備，DSP提供幀同步和輸入／輸出時鐘信號。TLV1544與DSP之間數(shù)據(jù)交換的時序圖如圖3所示。 開始時， 為高電平（芯片處于非激活狀態(tài)），DATA IN和I/OCLK無效，DATAOUT處于高阻狀態(tài)。當串行接口使CS變低（激活），芯片開始工作，I／OCLK和DATAIN能使DATA OUT不再處于高阻狀態(tài)。DSP通過I／OCLK引腳提供輸入／輸出時鐘8序列，當由DSP提供的幀同步脈沖到來后，芯片從DATA IN接收4 b通道選擇地址，同時從DATAOUT送出的前一次轉換的結果，由DSP串行接收。I／OCLK接收DSP送出的輸入序列長度為10～16個時鐘周期。前4個有效時鐘周期，將從DATAIN輸入的4 b輸入數(shù)據(jù)裝載到輸入數(shù)據(jù)寄存器，選擇所需的模擬通道。接下來的6個時鐘周期提供模擬輸入采樣的控制時間。模擬輸入的采樣在前10個I／O時鐘序列后停止。第10個時鐘沿（確切的I／O時鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇）將EOC變低，轉換開始。
上傳時間： 2014-12-05
上傳用戶：yepeng139
