亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

移動應(yīng)用

  • MDK注冊機(jī)(mdk4.13)保用到2022年

    最新MDK注冊機(jī)(mdk4.13)保用到2022年

    標(biāo)簽: 4.13 2022 MDK mdk

    上傳時間: 2013-05-18

    上傳用戶:gzming

  • 基于FPGA的多路碼分復(fù)用通信系統(tǒng)實(shí)現(xiàn)

    第三代移動通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動通信系統(tǒng)的部分關(guān)鍵技術(shù),采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計中,我們綜合考慮了系統(tǒng)性能要求,功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率,選擇了并行導(dǎo)頻體制、串行滑動相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計方案和相干解擴(kuò)方式,并在Quartus軟件平臺上采用VHDL語言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計。通過對硬件測試板的測試表明文中介紹的方案和設(shè)計方法是可行和有效的。并在測試的基礎(chǔ)上對系統(tǒng)提出了改進(jìn)意見。

    標(biāo)簽: FPGA 多路 通信系統(tǒng)

    上傳時間: 2013-06-27

    上傳用戶:fzy309228829

  • 基于FPGA的高頻感應(yīng)加熱控制系統(tǒng)

    近年來,隨著FPGA技術(shù)的出現(xiàn),憑借著它在設(shè)計上的優(yōu)越性,使得它在各電子設(shè)計領(lǐng)域上備受關(guān)注。在數(shù)字控制系統(tǒng)的應(yīng)用領(lǐng)域也越來越廣泛。本課題主要研究了FPGA技術(shù)和無線通訊技術(shù)在高頻感應(yīng)加熱控制系統(tǒng)的應(yīng)用,目的在于實(shí)現(xiàn)一個安全穩(wěn)定的高頻感應(yīng)加熱環(huán)境。 本文首先介紹了高頻感應(yīng)加熱系統(tǒng)所涉及的一些概念及所要用到的一些技術(shù)。然后對系統(tǒng)實(shí)現(xiàn)的原理及實(shí)現(xiàn)可行性進(jìn)行了深入的研究分析,確定了主電路的拓?fù)浣Y(jié)構(gòu)為串聯(lián)諧振式,功率調(diào)節(jié)方式為容性移相調(diào)功:計算確定了系統(tǒng)中各個元件的參數(shù)和符號。最后按照FPGA的設(shè)計流程,設(shè)計實(shí)現(xiàn)了系統(tǒng)所需的各個硬件電路。 本文將無線通訊的技術(shù)引入了高頻感應(yīng)加熱系統(tǒng)的控制。利用FPGA技術(shù)將RF無線通訊電路的控制部分與其他控制電路集成到一塊FPGA芯片里,這樣大大縮小了系統(tǒng)的體積,提高了系統(tǒng)的穩(wěn)定性。使得對高頻感應(yīng)加熱系統(tǒng)的控制更加智能化,同時也使得其操作安全性得到了很大的提高,從而達(dá)到了我們的目的。 研究結(jié)果表明,利用FPGA技術(shù)以及無線通訊技術(shù)的集成來實(shí)現(xiàn)智能化數(shù)字控制系統(tǒng)是很可行的方法。本文研究的感應(yīng)加熱控制系統(tǒng)運(yùn)行良好。

    標(biāo)簽: FPGA 高頻感應(yīng) 加熱控制

    上傳時間: 2013-05-31

    上傳用戶:ainimao

  • 用FPGA實(shí)現(xiàn)8051內(nèi)核及外設(shè)I2C接口

    8051處理器自誕生起近30年來,一直都是嵌入式應(yīng)用的主流處理器,不同規(guī)模的805l處理器涵蓋了從低成本到高性能、從低密度到高密度的產(chǎn)品。該處理器極具靈活性,可讓開發(fā)者自行定義部分指令,量身訂制所需的功能模塊和外設(shè)接口,而且有標(biāo)準(zhǔn)版和經(jīng)濟(jì)版等多種版本可供選擇,可讓設(shè)計人員各取所需,實(shí)現(xiàn)更高性價比的結(jié)構(gòu)。如此多的優(yōu)越性使得8051處理器牢固地占據(jù)著龐大的應(yīng)用市場,因此研究和發(fā)展8051及與其兼容的接口具有極大的應(yīng)用前景。在眾多8051的外設(shè)接口中,I2C總線接口扮演著重要的角色。通用的12C接口器件,如帶12C總線的RAM,ROM,AD/DA,LCD驅(qū)動器等,越來越多地應(yīng)用于計算機(jī)及自動控制系統(tǒng)中。因此,本論文的根本目的就是針對如何在8051內(nèi)核上擴(kuò)展I2C外設(shè)接口進(jìn)行較深入的研究。 本課題項目采用可編程技術(shù)來開發(fā)805l核以及12C接口。由于8051內(nèi)核指令集相容,我們能借助在現(xiàn)有架構(gòu)方面的經(jīng)驗,發(fā)揮現(xiàn)有的大量代碼和工具的優(yōu)勢,較快地完成設(shè)計。在8051核模塊里,我們主要實(shí)現(xiàn)中央處理器、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、并行接口、串行接口和中斷系統(tǒng)等七大單元及數(shù)據(jù)總線、地址總線和控制總線等三大總線,這些都是標(biāo)準(zhǔn)8051核所具有的模塊。在其之上我們再嵌入12C的串行通信模塊,采用自下而上的方法,逐次實(shí)現(xiàn)一位的收發(fā)、一個字節(jié)的收發(fā)、一個命令的收發(fā),直至實(shí)現(xiàn)I2C的整個通信協(xié)議。 8051核及I2C總線的研究通過可編程邏輯器件和一塊外圍I2C從設(shè)備TMPl01來驗證。本課題的最終目的是可編程邏輯器件實(shí)現(xiàn)的8051核成功并高效地控制擴(kuò)展的12C接口與從設(shè)備TMPl01通信。 用EP2C35F672C6芯片開發(fā)的12C接口,數(shù)據(jù)的傳輸速率由該芯片嵌入8051微處理的時鐘頻率決定。經(jīng)測試其傳輸速率可達(dá)普通速率和快速速率。 目前集成了該12C接口的8051核已經(jīng)在工作中投入使用,主要用于POS設(shè)備的用戶數(shù)據(jù)加密及對設(shè)備溫度的實(shí)時控制。雖然該設(shè)備尚未大批量投產(chǎn),但它已成功通過PCI(PaymentCardIndustry)協(xié)會認(rèn)證。

    標(biāo)簽: FPGA 8051 I2C 內(nèi)核

    上傳時間: 2013-06-18

    上傳用戶:731140412

  • TS流復(fù)用器及其接口

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實(shí)現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實(shí)現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了.ASI接口,主要分析了位同步的實(shí)現(xiàn)過程,實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實(shí)現(xiàn)了DS3接口,提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計,并進(jìn)行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點(diǎn)是將軟件設(shè)計和硬件設(shè)計進(jìn)行合理劃分,硬件平臺及接口采用Verilog語言實(shí)現(xiàn),PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進(jìn)行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: TS流 復(fù)用器 接口

    上傳時間: 2013-06-10

    上傳用戶:01010101

  • matlab中移相變壓器模型

    matlab仿真中移相變壓器的正確連接方式,五相,每相移位12度

    標(biāo)簽: matlab 移相變壓器 模型

    上傳時間: 2013-07-31

    上傳用戶:萬有引力

  • 用PICC 編譯器開發(fā)PIC 系列單片機(jī)的代碼

    介紹PIC 系列單片機(jī)C 語言的發(fā)展;以HI-TECH Software 公司的HI-TECH PICC 為例,介紹PICC 編譯器的特點(diǎn)和用其開發(fā)PIC 系列單片機(jī)時應(yīng)注意的一些問題。

    標(biāo)簽: PICC PIC 編譯器 單片機(jī)

    上傳時間: 2013-06-28

    上傳用戶:Kecpolo

  • 圖像處理算法研究及硬件設(shè)計

    隨著圖像分辨率的越來越高,軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時性的需求;同時FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上,用Verilog HDL實(shí)現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu),架構(gòu)包括PC機(jī)預(yù)處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn),根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計算模塊實(shí)現(xiàn)了一個可添加、移出接口,不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序濾波,中值濾波,卷積運(yùn)算及高斯濾波,形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略,通過性能分析,F(xiàn)PGA實(shí)現(xiàn)圖像處理在時間上比軟件處理有了很大的提高;通過結(jié)果的比較,發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn),提高了算法的可用性,同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的,在xilinx的Spartan-3E XC3S500E硬件平臺上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時圖像處理系統(tǒng)有著積極的作用。

    標(biāo)簽: 圖像處理 算法研究 硬件設(shè)計

    上傳時間: 2013-05-30

    上傳用戶:水瓶kmoon5

  • 軟件無線電中數(shù)字下變頻技術(shù)研究

    軟件無線電(SDR,Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性,已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強(qiáng)調(diào)體系結(jié)構(gòu)的開放性和可編程性,減少靈活性著的硬件電路,把數(shù)字化處理(ADC和DAC)盡可能靠近天線,通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前,直接對射頻(RF)進(jìn)行采樣的技術(shù)尚未實(shí)現(xiàn)普及的產(chǎn)品化,而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法,其主要思想是,數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘,再經(jīng)插值或抽取濾波,其結(jié)果是,輸入信號頻譜搬移到所需頻帶,數(shù)據(jù)速率也相應(yīng)改變,以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC,Digital Upper Converter)和數(shù)字下變頻器(DDC,Digital Down Converter),它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點(diǎn)研究是數(shù)字下變頻器(DDC),然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的,因此,本文對數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念,介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO),介紹了兩種實(shí)現(xiàn)方法,即基于查找表和基于CORDIC算法的實(shí)現(xiàn)。對CORDIc算法作了重點(diǎn)介紹,給出了傳統(tǒng)算法和改進(jìn)算法,并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù),重點(diǎn)介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb, CIC)和ISOP(Interpolated Second Order Polynomial)補(bǔ)償法,對前者進(jìn)行了基于Matlab的理論仿真和FPGA實(shí)現(xiàn)的EDA仿真,后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band,HB)濾波器,對基于分布式算法的半帶濾波器的FPGA實(shí)現(xiàn)進(jìn)行了EDA仿真,最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析,給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實(shí)例,給出了測試結(jié)果,重點(diǎn)介紹了下變頻器的:FPGA實(shí)現(xiàn),其對應(yīng)的VHDL程序收錄在本文最后的附錄中,希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。

    標(biāo)簽: 軟件無線電 數(shù)字下變頻 技術(shù)研究

    上傳時間: 2013-06-09

    上傳用戶:szchen2006

  • 應(yīng)用于十萬門FPGA的全數(shù)字鎖相環(huán)設(shè)計

    在過去的十幾年間,F(xiàn)PGA取得了驚人的發(fā)展:集成度已達(dá)到1000萬等效門、速度可達(dá)到400~500MHz。隨著FPGA的集成度不斷增大,在高密度FPGA中,芯片上時鐘的分布質(zhì)量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在,解決時鐘延時問題主要使用時鐘延時補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時鐘延時,減小時鐘偏差,本文設(shè)計了內(nèi)置于FPGA芯片中的延遲鎖相環(huán),采用一種全數(shù)字的電路結(jié)構(gòu),將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時鐘延遲測量電路,和延時補(bǔ)償調(diào)整電路,配合特定的控制邏輯電路,完成時鐘延時補(bǔ)償。在輸入時鐘頻率不變的情況下,只需一次調(diào)節(jié)過程即可完成輸入輸出時鐘的同步,鎖定時間較短,噪聲不會積累,抗干擾性好。 在Smic0.18um工藝下,設(shè)計出的時鐘延時補(bǔ)償電路工作頻率范圍從25MHz到300MHz,最大抖動時間為35ps,鎖定時間為13個輸入時鐘周期。另外,完成了時鐘相移電路的設(shè)計,實(shí)現(xiàn)可編程相移,為用戶提供與輸入時鐘同頻的相位差為90度,180度,270度的相移時鐘;時鐘占空比調(diào)節(jié)電路的設(shè)計,實(shí)現(xiàn)可編程占空比,可以提供占空比為50/50的時鐘信號;時鐘分頻電路的設(shè)計,實(shí)現(xiàn)頻率分頻,提供1.5,2,2.5,3,4,5,8,16分頻時鐘。

    標(biāo)簽: FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)

    上傳時間: 2013-07-06

    上傳用戶:LouieWu

主站蜘蛛池模板: 宁明县| 东安县| 柳江县| 普兰店市| 德江县| 乐东| 义马市| 阿勒泰市| 九龙城区| 金阳县| 泌阳县| 陆川县| 莲花县| 正镶白旗| 府谷县| 西城区| 会东县| 夏河县| 邛崃市| 镇安县| 饶河县| 星子县| 青神县| 内江市| 达日县| 荔波县| 左云县| 历史| 昔阳县| 奎屯市| 花垣县| 修武县| 布拖县| 建昌县| 黄冈市| 承德市| 竹山县| 蒙阴县| 常山县| 梅州市| 武鸣县|