a環(huán)相關(guān)的復(fù)合系統(tǒng)多普勒頻移抑制模型 復(fù)合系統(tǒng)為擴(kuò)頻測(cè)距與通信復(fù)合系統(tǒng)
標(biāo)簽： 復(fù)合系統(tǒng) 制模 多普勒頻移 擴(kuò)頻
上傳時(shí)間： 2016-06-04
上傳用戶：大融融rr
對(duì)多徑信道的仿真 輸入碼元,是一行矩陣,可以是實(shí)數(shù)也可以是復(fù)數(shù) ％fs是輸入碼元的比特率 ％fd是多普勒頻移 ％n_delay是多徑信道的徑數(shù) ％t_delay是多徑信道各徑的時(shí)延時(shí)間 ％p_delay是多徑信道各徑的功率db值
標(biāo)簽： n_delay t_delay 多徑信道 輸入
上傳時(shí)間： 2013-12-31
上傳用戶：lindor
一個(gè)對(duì)接收信號(hào)進(jìn)行硬判決VITERBI譯碼的函數(shù)，從最佳路徑中產(chǎn)生解碼
標(biāo)簽： VITERBI 接收信號(hào) 函數(shù) 譯碼
上傳用戶：guanliya
ATMEL at45db161b系列Flash驅(qū)動(dòng)程序,已經(jīng)全部調(diào)試完畢,代碼移值只需改IO口即可；
標(biāo)簽： ATMEL Flash 161b 161
上傳時(shí)間： 2014-11-30
上傳用戶：youth25
system view軟件實(shí)現(xiàn)的卷積碼編碼譯碼過程。其中包括了硬判決和軟判決兩種方法
標(biāo)簽： system view 軟件實(shí)現(xiàn) 卷積碼
上傳時(shí)間： 2014-01-11
上傳用戶：電子世界
％ decode with soft-input viterbi algorithm 硬判決 ％ //k=4,r=1/2 ％輸入數(shù)據(jù)為軟信息，并且數(shù)據(jù)為均值為1的BPSK調(diào)制，如果均值為MEAN,那么62,63,103,104行應(yīng)做相應(yīng)修改
標(biāo)簽： soft-input algorithm viterbi decode
上傳時(shí)間： 2014-10-28
上傳用戶：aig85
system view實(shí)現(xiàn)2ASK幅移鍵控
標(biāo)簽： system 2ASK view 鍵控
上傳時(shí)間： 2016-06-10
上傳用戶：cjf0304
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2016-06-13
上傳用戶：bjgaofei
設(shè)計(jì)了一基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的低頻數(shù)字式相位測(cè)量?jī)x。該測(cè)量?jī)x包括數(shù)字式移相信號(hào)發(fā)生器和相位測(cè)量?jī)x兩部分，分別完成移相信號(hào)的發(fā)生及其頻率、相位差的預(yù)置及數(shù)字顯示、發(fā)生信號(hào)的移相以及移相后信號(hào)相位差和頻率的測(cè)量與顯示幾個(gè)功能。其中數(shù)字式移相信號(hào)發(fā)生器可以產(chǎn)生預(yù)置頻率的正弦信號(hào)，也可產(chǎn)生預(yù)置相位差的兩路同頻正弦信號(hào)，并能顯示預(yù)置頻率或相位差值；相位測(cè)量?jī)x能測(cè)量移相信號(hào)的頻率、相位差的測(cè)量和顯示。兩個(gè)部分均采用基于FPGA的數(shù)字技術(shù)實(shí)現(xiàn)，使得該系統(tǒng)具有抗干擾能力強(qiáng), 可靠性好等優(yōu)點(diǎn)。
標(biāo)簽： FPGA 數(shù)字式 相位測(cè)量?jī)x 現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間： 2016-06-18
上傳用戶：zhliu007
關(guān)于幅移鍵控MPSK調(diào)制程序
標(biāo)簽： MPSK 鍵控 調(diào)制 程序
上傳時(shí)間： 2016-06-24
上傳用戶：hwl453472107
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
