軟開(kāi)關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù)，已成為現(xiàn)代電力電子技術(shù)研究的熱點(diǎn)之一。微處理器的出現(xiàn)促進(jìn)了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制，數(shù)字控制技術(shù)可使控制電路大為簡(jiǎn)化，并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級(jí)箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理，推導(dǎo)了變換器各種狀態(tài)時(shí)的參數(shù)計(jì)算方程；設(shè)計(jì)了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng)，通過(guò)軟件設(shè)計(jì)實(shí)現(xiàn)了PWM移相控制信號(hào)的輸出；運(yùn)用Pspice9.2軟件成功地對(duì)變換器進(jìn)行了仿真，分析了各參數(shù)對(duì)變換器性能的影響，并得出了變換器的優(yōu)化設(shè)計(jì)參數(shù)；最后研制出基于該新型拓?fù)浜蛿?shù)字化控制策略的1千瓦移相控制零電壓零電流軟開(kāi)關(guān)電源，給出了其主電路、控制電路、驅(qū)動(dòng)電路、保護(hù)電路及高頻變壓器等的設(shè)計(jì)過(guò)程，并在實(shí)驗(yàn)樣機(jī)上測(cè)量出了實(shí)際運(yùn)行時(shí)的波形。 理論分析與實(shí)驗(yàn)結(jié)果表明：該變換器拓?fù)淠軐?shí)現(xiàn)超前橋臂的零電壓開(kāi)關(guān)，滯后橋臂的零電流開(kāi)關(guān)；采用ARM微控制器進(jìn)行數(shù)字控制，較傳統(tǒng)的純模擬控制實(shí)時(shí)反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡(jiǎn)單、設(shè)計(jì)更靈活等，為實(shí)現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ)，具有廣泛的應(yīng)用前景和巨大的經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-08-03
上傳用戶：cc1
隨著SOC技術(shù)、IP技術(shù)以及集成電路技術(shù)的發(fā)展，RISC軟核處理器的研究與開(kāi)發(fā)設(shè)計(jì)開(kāi)始受到了人們的重視。基于FPGA的RISC軟核處理器在各個(gè)行業(yè)開(kāi)始得到了廣泛的應(yīng)用，特別是在一些基于FPGA的嵌入式系統(tǒng)中有著越來(lái)越廣泛的應(yīng)用前景。 該論文在研究了大量國(guó)內(nèi)外技術(shù)文獻(xiàn)的基礎(chǔ)上，總結(jié)了RISC處理器發(fā)展的現(xiàn)狀與水平。認(rèn)真分析了RISC處理器的基本結(jié)構(gòu)，包括總線結(jié)構(gòu)，流水線處理的原理，以及流水線數(shù)據(jù)通路和流水線控制的原理；并詳細(xì)分析了該設(shè)計(jì)采用的指令集——MIPS指令集的內(nèi)在結(jié)構(gòu)。設(shè)計(jì)出了一個(gè)32位RISC軟核處理器，這個(gè)軟核處理器采用五級(jí)流水線結(jié)構(gòu)，能完成加法、減法、邏輯與、邏輯或、左移右移等算術(shù)邏輯操作，以及它們的組合操作。通過(guò)軟件仿真和在Altera的FPGA開(kāi)發(fā)板上進(jìn)行驗(yàn)證，證明了所設(shè)計(jì)的32位RISC處理器能準(zhǔn)確的執(zhí)行所選用的MIPS指令集，運(yùn)行速度能達(dá)到30MHz，功能良好。 通過(guò)對(duì)所設(shè)計(jì)對(duì)象特點(diǎn)及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設(shè)計(jì)與仿真驗(yàn)證的環(huán)境。在設(shè)計(jì)方法上，該課題采用了自頂向下的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中采用了邊設(shè)計(jì)邊驗(yàn)證這種設(shè)計(jì)與驗(yàn)證相結(jié)合的設(shè)計(jì)流程，大大提高了設(shè)計(jì)的可靠性。該課題在設(shè)計(jì)過(guò)程中還提出了兩個(gè)有效的設(shè)計(jì)思路：第一是在32位寄存器的設(shè)計(jì)中利用FPGA的內(nèi)部RAM資源來(lái)設(shè)計(jì)，減少了傳輸延時(shí)，提高了運(yùn)行速度，并大大減少了對(duì)FPGA內(nèi)部資源的占用；第二是在系統(tǒng)架構(gòu)上采用了柔性化的設(shè)計(jì)方法，使得設(shè)計(jì)可以根據(jù)實(shí)際的需求適當(dāng)?shù)脑鰷p相應(yīng)的部件，以達(dá)到需求與性能的統(tǒng)一。這兩個(gè)方法都有效地解決了設(shè)計(jì)中出現(xiàn)的問(wèn)題，提高了處理器的性能。
上傳時(shí)間： 2013-07-21
上傳用戶：caozhizhi
GPS（全球定位系統(tǒng)）是美國(guó)建立的高精度衛(wèi)星定位導(dǎo)航系統(tǒng)，高動(dòng)態(tài)GPS接收機(jī)可應(yīng)用于衛(wèi)星、飛機(jī)、高速列車等許多場(chǎng)合。高動(dòng)態(tài)給GPS信號(hào)帶來(lái)很大的多普勒頻移和多普勒頻移變化率，普通民用接收機(jī)無(wú)法正常工作。適用于高動(dòng)態(tài)條件的接收機(jī)可以有效消除多普勒頻移及其變化率對(duì)信號(hào)接收的影響，提高導(dǎo)航定位精度。 本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號(hào)格式的基礎(chǔ)上，重點(diǎn)研究高動(dòng)態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴(kuò)頻信號(hào)的各種捕獲算法，提出了一種適用于高動(dòng)態(tài)的基于FFT的C/A碼快速捕獲算法； 2．研究擴(kuò)頻碼跟蹤和載波跟蹤技術(shù)，設(shè)計(jì)了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)（DLL）及一種叉積自動(dòng)頻率跟蹤環(huán)（CPAFC）與科斯塔斯（Costas）環(huán)相結(jié)合的載波跟蹤方案，并在MATLAB環(huán)境下建立系統(tǒng)模型，對(duì)環(huán)路參數(shù)進(jìn)行了詳細(xì)的設(shè)計(jì)； 3．初步完成了GPS接收機(jī)基帶處理模塊核心單元的FPGA設(shè)計(jì)和功能仿真。
標(biāo)簽： GPS 動(dòng)態(tài) 接收機(jī) 接收
上傳時(shí)間： 2013-07-10
上傳用戶：suxuan110425
激光測(cè)距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來(lái)的一種精密測(cè)量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測(cè)距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開(kāi)發(fā)成本較高，電路較復(fù)雜，調(diào)試?yán)щy等諸多問(wèn)題，而且這種系統(tǒng)體積和重量較大，嚴(yán)重阻礙了激光測(cè)距系統(tǒng)的普及應(yīng)用，因此近年來(lái)激光測(cè)距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測(cè)距的集成化方案，將激光接收電路部分集成為一個(gè)專用集成電路，使傳統(tǒng)的激光測(cè)距系統(tǒng)簡(jiǎn)化成三個(gè)部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計(jì)的激光測(cè)距系統(tǒng)基于相位差式激光測(cè)距原理，綜合當(dāng)前所有的測(cè)相技術(shù)，提出了一種基于FPGA的芯片運(yùn)用DCM的動(dòng)態(tài)移相功能實(shí)現(xiàn)相位差測(cè)量的方法。該方法實(shí)現(xiàn)起來(lái)方便快捷，無(wú)需復(fù)雜的過(guò)程計(jì)算，不僅能夠達(dá)到較高的測(cè)距精度，同時(shí)可以大大簡(jiǎn)化外圍電路的設(shè)計(jì)，使測(cè)距系統(tǒng)達(dá)到最大程度的集成化，滿足了近年來(lái)激光測(cè)距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對(duì)測(cè)距誤差的影響，降低測(cè)距系統(tǒng)對(duì)測(cè)試環(huán)境的要求。本論文的創(chuàng)新點(diǎn)有： 1.基于方波實(shí)現(xiàn)激光的調(diào)制和發(fā)射，簡(jiǎn)化了復(fù)雜的外圍電路設(shè)計(jì)； 2.激光測(cè)距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測(cè)距方案中，本文詳細(xì)的敘述了利用DCM測(cè)相的基本原理，并給出了由相位信息得到距離信息的計(jì)算過(guò)程，然后將利用不同測(cè)尺測(cè)得的結(jié)果進(jìn)行合成，并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來(lái)。本文以Xilinx公司Virtex-II Pro開(kāi)發(fā)板做為開(kāi)發(fā)平臺(tái)，通過(guò)編程和仿真驗(yàn)證了該測(cè)距方案的可行性。在采用多次測(cè)量求平均值的情況下，該測(cè)距方案的測(cè)距精度可以達(dá)到3mm，測(cè)距量程可達(dá)100m。該方案設(shè)計(jì)新穎，可將整個(gè)的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實(shí)現(xiàn)，為最終的專用集成芯片的設(shè)計(jì)打下了基礎(chǔ)，有利于測(cè)距系統(tǒng)的集成單片化。
標(biāo)簽： FPGA 激光測(cè)距 數(shù)據(jù)處理
上傳時(shí)間： 2013-06-20
上傳用戶：lili1990
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問(wèn)題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開(kāi)發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點(diǎn)，廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號(hào)，作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語(yǔ)言在Xilinx公司ISE7.1開(kāi)發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊，并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過(guò)實(shí)際現(xiàn)場(chǎng)測(cè)試，實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。
標(biāo)簽： OQPSK FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-19
上傳用戶：zl123！@#
近年來(lái)，隨著FPGA技術(shù)的出現(xiàn)，憑借著它在設(shè)計(jì)上的優(yōu)越性，使得它在各電子設(shè)計(jì)領(lǐng)域上備受關(guān)注。在數(shù)字控制系統(tǒng)的應(yīng)用領(lǐng)域也越來(lái)越廣泛。本課題主要研究了FPGA技術(shù)和無(wú)線通訊技術(shù)在高頻感應(yīng)加熱控制系統(tǒng)的應(yīng)用，目的在于實(shí)現(xiàn)一個(gè)安全穩(wěn)定的高頻感應(yīng)加熱環(huán)境。 本文首先介紹了高頻感應(yīng)加熱系統(tǒng)所涉及的一些概念及所要用到的一些技術(shù)。然后對(duì)系統(tǒng)實(shí)現(xiàn)的原理及實(shí)現(xiàn)可行性進(jìn)行了深入的研究分析，確定了主電路的拓?fù)浣Y(jié)構(gòu)為串聯(lián)諧振式，功率調(diào)節(jié)方式為容性移相調(diào)功：計(jì)算確定了系統(tǒng)中各個(gè)元件的參數(shù)和符號(hào)。最后按照FPGA的設(shè)計(jì)流程，設(shè)計(jì)實(shí)現(xiàn)了系統(tǒng)所需的各個(gè)硬件電路。 本文將無(wú)線通訊的技術(shù)引入了高頻感應(yīng)加熱系統(tǒng)的控制。利用FPGA技術(shù)將RF無(wú)線通訊電路的控制部分與其他控制電路集成到一塊FPGA芯片里，這樣大大縮小了系統(tǒng)的體積，提高了系統(tǒng)的穩(wěn)定性。使得對(duì)高頻感應(yīng)加熱系統(tǒng)的控制更加智能化，同時(shí)也使得其操作安全性得到了很大的提高，從而達(dá)到了我們的目的。 研究結(jié)果表明，利用FPGA技術(shù)以及無(wú)線通訊技術(shù)的集成來(lái)實(shí)現(xiàn)智能化數(shù)字控制系統(tǒng)是很可行的方法。本文研究的感應(yīng)加熱控制系統(tǒng)運(yùn)行良好。
標(biāo)簽： FPGA 高頻感應(yīng) 加熱控制
上傳時(shí)間： 2013-05-31
上傳用戶：ainimao
本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的總體結(jié)構(gòu)、載波調(diào)制、濾波器設(shè)計(jì)等問(wèn)題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 首先介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開(kāi)發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成器(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。分析與研究了射頻寬帶濾波器應(yīng)具有的傳輸特性，通過(guò)分析巴特沃思濾波器、切比雪夫?yàn)V波器、橢圓濾波器和貝塞爾濾波器這幾種濾波器的頻譜特性，設(shè)計(jì)了發(fā)生器射頻寬帶濾波器。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。
標(biāo)簽： FPGA 擴(kuò)頻信號(hào) 發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：greethzhang
CD4046 頻率跟蹤移相 PWM 控制電路
上傳時(shí)間： 2013-06-16
上傳用戶：tccc
1.打開(kāi)功能是專門用于對(duì)C語(yǔ)言文件自動(dòng)提取顯示所需要的漢字，進(jìn)行點(diǎn)陣碼數(shù)據(jù)轉(zhuǎn)換的，在您的C語(yǔ)言程序中，有一點(diǎn)需要特別留意：您的注解中請(qǐng)不要使用雙引號(hào)，否則會(huì)引起提取錯(cuò)誤。軟件包中的文件ee.c作為一個(gè)簡(jiǎn)單例程供提取測(cè)試用。2。提取以后的點(diǎn)陣碼可以隨意修改點(diǎn)陣數(shù)據(jù)，使用鼠標(biāo)的左鍵為加一點(diǎn)，右鍵為擦除一點(diǎn)。修改完畢請(qǐng)按旁邊的確認(rèn)鍵將數(shù)據(jù)記錄到點(diǎn)陣碼中，否則您的修改將自動(dòng)放棄。3。點(diǎn)陣碼可以隨意平移，請(qǐng)謹(jǐn)慎使用。平移之前請(qǐng)查看一遍所有的字符點(diǎn)陣圖，平移有可能會(huì)丟失邊界點(diǎn)，移出了邊界的點(diǎn)陣將被丟棄，不可恢復(fù)。平移
上傳時(shí)間： 2013-06-16
上傳用戶：tyg88888
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
