亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

空調,

  • 基于FPGA的RS255,223編解碼器的高速并行實現.rar

    隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • 信號發生器.rar

    由可編程器件控制的信號發生器可輸出正弦波、方波、鋸齒波,其頻率可調。能輸出正 弦波、方波、鋸齒波的組合波形,且組合波形的頻率可調。還能輸出占空比和頻率可調的方 波。

    標簽: 信號發生器

    上傳時間: 2013-05-28

    上傳用戶:躍躍,,

  • 基于FPGA的LDPC碼的實現.rar

    低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼,其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低,沒有錯誤平層,碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前,LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域,因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上,首先研究了LDPC碼的隨機構造方法,并給出了有效的PEG算法實現方法,重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較,討論了一種適合硬件實現的譯碼算法-TDMP算法,并對易于硬件實現的TDMP算法進行了性能仿真,仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096,2048)非規則LDPC碼譯碼器,內部用了4個單校驗碼譯碼器并行譯1幀數據,3幀同時譯碼,作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。

    標簽: FPGA LDPC

    上傳時間: 2013-05-23

    上傳用戶:fujun35303

  • MIMOOFDM關鍵技術研究與FPGA設計.rar

    寬帶無線通信的持續高速的需求增長刺激了新的通信技術的不斷產生,而這些技術的發展,很大程度上都來自于不同技術的互相補充與融合,這也成為新標準的源泉。正交頻分復用(OFDM)技術在提供高效的頻譜利用率以及良好的抗多徑性能的同時,通過多輸入輸出(MIMO)技術來進一步增加信道容量,在不增加信號帶寬的基礎上取得更高的傳輸速率和更好的傳輸質量。因此MIMO-OFDM技術近年來在成為研究熱點的同時,已被認為是下一帶移動通信和網絡接入標準中的核心技術。 本文主要對MIMO-OFDM系統物理層的關鍵技術進行了研究,并主要對系統的同步和信道估計算法進行了深入的分析,并提出了一些改進。最后進行了MIMO-OFDM基帶系統基于FPGA的物理層設計,對其中一些關鍵模塊的設計,比如信道估計和空時譯碼模塊進行了詳細的討論。 第一章緒論部分首先結合寬帶無線通信技術發展的歷史就MIMO-OFDM技術產生發展的背景進行了分析,指出了MIMO-OFDM研究與發展方向,最后總結了本文的工作目標和基本要求。 第二章主要是推導分析了MIMO-OFDM系統的基本原理,先分別從OFDM技術和MIMO技術兩方面概括性的介紹了其理論以及技術特點,最后對MIMO與OFDM結合的關鍵技術進行了討論。 第三章是對MIMO-OFDM同步算法的研究,主要針對基于訓練序列的同步算法進行了深入討論,關注點是訓練序列的設計。針對原有的一些算法進行了總結與比較,并主要對基于頻域設計的訓練序列符號同步算法做出了改進。 第四章首先從基于導頻的信道估計算法推導開始,關注點放在MIMO-OFDM系統下的自適應信道估計算法研究。文章將原有的一些OFDM自適應信道估計算法擴展到MIMO領域,結合基于共軛梯度的自適應算法并做出了一些改進。 第五章節是本文的硬件設計部分,文章基于一個2發2收MIMO-OFDM系統進行了基帶數字處理部分的FPGA設計工作,根據設計要求實現了發送端和接收端數據處理的基本功能,為完善的和更高性能的MIMO-OFDM系統實現奠定了基礎。

    標簽: MIMOOFDM FPGA 關鍵技術

    上傳時間: 2013-06-26

    上傳用戶:wl9454

  • JPEG2000中小波變換的FPGA實現.rar

    JPEG 2000是為適應不斷發展的圖像壓縮應用而出現的新的靜止圖像壓縮標準,小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法,其多尺度分解特性符合人類的視覺機制,更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法,提升小波變換的提出大大簡化了小波變換的計算,使其在實時信號處理領域得到廣泛的應用。通過提升的方法很容易構造一般的整數小波變換,由于圖像一般用位數較低的整數表示,整數小波變換可以將為整數序列的圖像矩陣映射成整數小波系數矩陣,這就大大簡化了小波變換的硬件電路設計。在當今數字化和信息化時代背景下,研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領域的應用已經成為當今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片,根據JPEG 2000推薦無損提升小波算法和有損提升小波算法,設計圖像壓縮系統的小波變換模塊。主要工作如下: 第一部分介紹了傳統小波分析理論和提升小波分析理論。包括連續小波時頻局域性的特征,離散小波變換系數的意義,多分辨分析引出的構造小波基的系統方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構造方法,并介紹了數字圖像在小波域的特點。討論了提升小波變換的基本思想,討論了用提升方法構造小波基以及傳統小波變換的提升實現,討論了整數小波變換。 第二部分介紹了FPGA結構及其設計流程。介紹了FPGA/CPLD器件的特征、發展趨勢及FPGA/CPLD基本結構,然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結構特點,以及Xilinx的FPGA開發軟件ISE,最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內容,即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設計和二維變換模塊設計。一維提升小波變換模塊采用兩種不同的電路結構進行設計-低速低功耗的串行流水線結構和高速高功耗的并行陣列結構。同樣,二維小波變換模塊也采用了兩種不同的電路結構進行設計-低速低功耗的折疊結構和高速高功耗的串行結構。 文章對提升小波變換的FPGA實現中的大量細節問題進行了討論,給出了每種結構提升小波變換模塊的電路原理圖,并對原理圖進行了仿真測試,仿真測試結果不僅表明了模塊功能的正確性,而且表明不同小波模塊可以滿足相應領域的實際要求。

    標簽: JPEG 2000 FPGA

    上傳時間: 2013-06-08

    上傳用戶:dwzjt

  • 許繼的2812開發全套驅動程序,很全很實用的.rar

    許繼的2812開發全套驅動程序,很全很實用的

    標簽: 2812 驅動程序

    上傳時間: 2013-05-22

    上傳用戶:shiny3333

  • 基于FPGA的多路脈沖時序控制電路設計與實現.rar

    在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中,需要對加速器束流或者激光束進行脈沖化與時序同步,同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中,需要用到符合要求的多路脈沖時序信號控制器,而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此,本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8,設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程,著重討論了較高頻率脈沖電路的可編程實現方法,以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法,給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現,并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz,輸出脈沖最小寬度可達到10ns,最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖,并且7路脈沖相對于同步脈沖的延遲時間可調,調節步長為5ns。

    標簽: FPGA 多路 脈沖

    上傳時間: 2013-06-15

    上傳用戶:ZJX5201314

  • 反激式開關電源變壓器的設計

    反激式開關電源變壓器的設計反激式變壓器是反激開關電源的核心,它決定了反激變換器一系列的重要參數,如占空比D,最大峰值電流,設計反激式變壓器,就是要讓反激式開關

    標簽: 反激式開關 電源變壓器

    上傳時間: 2013-04-24

    上傳用戶:stewart·

  • 從0到1,建立研發管理體系.rar

    軟件工程、項目管理相關的書籍眾多,各種理論與技巧也是層出不窮,但面對現實環境,卻總有削足適履之苦。到底哪里才是入手之處呢?又應該從哪里開始屬于自己的千里之行呢?筆者結合多年的實踐談談自己 的感悟,以期能夠給讀者帶來一些啟發。

    標簽:

    上傳時間: 2013-04-24

    上傳用戶:stewart·

  • RS編譯碼器的設計與FPGA實現

    Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式,在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法,分析了改進后的Euclid算法和改進后的BM算法,針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構,在譯碼器復雜度和譯碼延時上作了折衷,降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器,證明了該方案的可行性。

    標簽: FPGA RS編譯碼

    上傳時間: 2013-06-11

    上傳用戶:奇奇奔奔

主站蜘蛛池模板: 萝北县| 浠水县| 丹凤县| 历史| 锡林浩特市| 葵青区| 阿坝县| 兴安县| 昌吉市| 郸城县| 长沙县| 密云县| 卢湾区| 左权县| 荣昌县| 宣汉县| 故城县| 古交市| 九江县| 清苑县| 报价| 临漳县| 聂拉木县| 陵川县| 文安县| 互助| 广州市| 黑水县| 正镶白旗| 永顺县| 襄城县| 山阳县| 仁寿县| 陇南市| 南宫市| 涿鹿县| 涪陵区| 棋牌| 泊头市| 石景山区| 射阳县|