亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

端口通信

  • dephi實現(xiàn)RS232串口通信,包括發(fā)送端和接收段代碼

    dephi實現(xiàn)RS232串口通信,包括發(fā)送端和接收段代碼

    標簽: dephi 232 RS 串口通信

    上傳時間: 2014-01-01

    上傳用戶:daguda

  • 2008年第七期EMC技術(shù)期刊--無線數(shù)據(jù)采集器用濾波電容解通信端口的EFT問題

    2008年第七期EMC技術(shù)期刊--無線數(shù)據(jù)采集器用濾波電容解通信端口的EFT問題

    標簽: 2008 EMC EFT 無線數(shù)據(jù)

    上傳時間: 2014-01-10

    上傳用戶:hasan2015

  • tcpip 通信 固定ip 端口

    tcpip 通信 固定ip 端口,單個客戶端

    標簽: tcpip 通信 端口

    上傳時間: 2017-05-19

    上傳用戶:busterman

  • 教鞭驅(qū)動程序的發(fā)送端、接收端、雙機串口通信仿真

    教鞭驅(qū)動程序的發(fā)送端、接收端、雙機串口通信仿真

    標簽: 驅(qū)動程序 發(fā)送 雙機 串口通信

    上傳時間: 2013-12-22

    上傳用戶:奇奇奔奔

  • 用AVR端口模擬SPI和AD9517的通信

    用AVR端口模擬SPI和AD9517的通信

    標簽: 9517 AVR SPI AD

    上傳時間: 2013-12-17

    上傳用戶:luke5347

  • VB平臺單片機與PC機串口通信的PC端程序。小巧易用

    VB平臺單片機與PC機串口通信的PC端程序。小巧易用,功能豐富

    標簽: 單片機 PC機 串口通信 程序

    上傳時間: 2014-01-01

    上傳用戶:shus521

  • VB平臺單片機與PC機串口通信的PC端程序。小巧易用

    VB平臺單片機與PC機串口通信的PC端程序。小巧易用,功能豐富

    標簽: 單片機 PC機 串口通信 程序

    上傳時間: 2017-06-16

    上傳用戶:咔樂塢

  • 實現(xiàn)學習板通過USB端口與PC機通信

    實現(xiàn)學習板通過USB端口與PC機通信,用戶通過端點1(EP1)發(fā) 送0x11將啟動ADC轉(zhuǎn)換并將采樣結(jié)果通過EP1發(fā)送給PC機, 用戶通過EP1發(fā)送0x99停止ADC轉(zhuǎn)換

    標簽: USB PC機通信 端口

    上傳時間: 2014-01-08

    上傳用戶:xiaohuanhuan

  • 嵌入式S3C44BOX平臺通過串口線實現(xiàn)與PC超級端口之間的串行通信。

    嵌入式S3C44BOX平臺通過串口線實現(xiàn)與PC超級端口之間的串行通信。

    標簽: C44 BOX S3 3C

    上傳時間: 2017-07-26

    上傳用戶:阿四AIR

  • FPGA中多標準可編程IO端口的設(shè)計.rar

    現(xiàn)場可編程門陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計與制造集成電路的任務(wù)已不完全由半導體廠商來獨立承擔。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設(shè)計周期盡可能短,最好是在實驗室里就能設(shè)計出合適的ASIC芯片,并且立即投入實際應(yīng)用之中。現(xiàn)在,F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路,并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn),該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊;同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路,與單端標準比較,LVDS具有很多優(yōu)點: (1)LVDS傳輸?shù)男盘枖[幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小,從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化,也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發(fā)軟件ISE,設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu),它有靈活的可配置性和出色的適應(yīng)能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征,這些特點可以改進和簡化系統(tǒng)級的設(shè)計,為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證,性能參數(shù)已達到預(yù)期標準。

    標簽: FPGA 標準 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

主站蜘蛛池模板: 凤阳县| 宝兴县| 台湾省| 丰原市| 台中市| 永仁县| 桐城市| 丁青县| 右玉县| 昌江| 富川| 特克斯县| 台中县| 镇远县| 绥阳县| 定州市| 个旧市| 通河县| 新河县| 南部县| 泸定县| 新营市| 景泰县| 丽江市| 维西| 上犹县| 大同市| 青州市| 陈巴尔虎旗| 东乌珠穆沁旗| 游戏| 呼图壁县| 连平县| 竹北市| 绥滨县| 陈巴尔虎旗| 陕西省| 天门市| 泊头市| 旌德县| 门源|