亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

競(jìng)(jìng)爭(zhēng)(zhēng)冒險(xiǎn)(xiǎn)

  • 如何利用CPLD與單片機(jī)實(shí)現(xiàn)并行I/O接口的擴(kuò)展

    ]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I/\r\nO(輸入/輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I/O接口相比,與單片機(jī)軟件完全兼容,\r\n同時(shí)擁有速度快,功耗低,價(jià)格便宜,使用靈活等特點(diǎn)

    標(biāo)簽: CPLD 如何利用 單片機(jī) 并行

    上傳時(shí)間: 2013-08-14

    上傳用戶:xa_lgy

  • 使用單片機(jī)和CPLD聯(lián)合控制步進(jìn)電機(jī)的方案

    】本文介紹了一個(gè)使用單片機(jī)和CPLD聯(lián)合控制步進(jìn)電機(jī)的方案。首先闡明步進(jìn)電機(jī)的工作原理及控制方法,然后\r\n提出了系統(tǒng)的軟硬件設(shè)計(jì)框架,詳細(xì)討論了單片機(jī)和CPLD的邏輯接口問(wèn)題和交換數(shù)據(jù)的協(xié)議,以及用狀態(tài)機(jī)來(lái)設(shè)計(jì)脈沖分配器\r\n的方法。

    標(biāo)簽: CPLD 用單片機(jī) 控制 步進(jìn)電機(jī)

    上傳時(shí)間: 2013-08-14

    上傳用戶:y13567890

  • 數(shù)字頻率合成 (DDS) 技術(shù)的基本原理

    摘 要:介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理,給出了基于Altera公司FPGA器件的一個(gè)三相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案,同時(shí)給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明:該方法生成的三相正弦信號(hào)具有對(duì)稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn),且輸出頻率可調(diào)。\r\n關(guān)鍵詞:直接數(shù)字頻率合成;現(xiàn)場(chǎng)可編程門(mén)陣列;FPGA;三相正弦信號(hào)

    標(biāo)簽: DDS 數(shù)字頻率合成

    上傳時(shí)間: 2013-08-14

    上傳用戶:kernor

  • FPGA的SPI控制器

    基于FPGA的SPI控制器.doc,包括FPGA實(shí)現(xiàn)地源代碼和協(xié)議的基本介紹\\r\\n

    標(biāo)簽: FPGA SPI 控制器

    上傳時(shí)間: 2013-08-14

    上傳用戶:lili123

  • FSK/PSK調(diào)制頂層文件

    FSK/PSK調(diào)制頂層文件\r\n,正弦波模塊 \r\n,正弦波模塊初始化文件\r\n,振幅調(diào)整及波形選擇模塊\r\n,頻率顯示值地址產(chǎn)生模塊\r\n,頻率步進(jìn)鍵核心模塊\r\n,彈跳消除電路

    標(biāo)簽: FSK PSK 調(diào)制

    上傳時(shí)間: 2013-08-14

    上傳用戶:sdq_123

  • 基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以JTAG的ISP方式配置XILINXFPGA的實(shí)現(xiàn)過(guò)程

    基于ARM 微控制器配置FPGA 的實(shí)現(xiàn)\r\n摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實(shí)現(xiàn)過(guò)程。這是一種靈活和經(jīng)濟(jì)的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實(shí)現(xiàn)的流程、硬件電路設(shè)計(jì)、J TAG 驅(qū)動(dòng)算法的實(shí)現(xiàn)和配置時(shí)間的測(cè)試結(jié)果。

    標(biāo)簽: XILINXFPGA ATMEL 4081 JTAG

    上傳時(shí)間: 2013-08-15

    上傳用戶:gououo

  • FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)

    杜曉斌和陳興文-FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)一文提出了FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過(guò)程中完全遵守RS232 協(xié)議,給出了發(fā)送模塊的vhdl源代碼。\r\n

    標(biāo)簽: FPGA 單片機(jī)串行 通信接口

    上傳時(shí)間: 2013-08-15

    上傳用戶:cylnpy

  • 東南大學(xué)Verilog講義

    東南大學(xué)Verilog講義.rar\\\\r\\\\n高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)-邏輯設(shè)計(jì)部分.pdf\\\\r\\\\n...

    標(biāo)簽: Verilog 東南大學(xué) 講義

    上傳時(shí)間: 2013-08-15

    上傳用戶:黃華強(qiáng)

  • FPGA開(kāi)發(fā)板上寫(xiě)的Verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)

    FPGA開(kāi)發(fā)板上寫(xiě)的Verilog代碼:\r\n功能是從電腦端發(fā)送一個(gè)字節(jié),然后把它接收回來(lái)。\r\n

    標(biāo)簽: Verilog FPGA 開(kāi)發(fā)板 代碼

    上傳時(shí)間: 2013-08-15

    上傳用戶:copu

  • FPGA顯示時(shí)、分、秒源代碼

    可以顯示時(shí)、分、秒,可以設(shè)置時(shí)間,精度要求0.001s ,允許電壓: 3.3V\r\n

    標(biāo)簽: FPGA 源代碼

    上傳時(shí)間: 2013-08-15

    上傳用戶:xhz1993

主站蜘蛛池模板: 密云县| 唐河县| 纳雍县| 奇台县| 麻栗坡县| 临高县| 郁南县| 都昌县| 灵川县| 阳泉市| 固阳县| 吴桥县| 辽中县| 邳州市| 固阳县| 绵阳市| 邢台县| 大渡口区| 闸北区| 阿拉善盟| 木里| 奈曼旗| 西城区| 收藏| 哈密市| 阿城市| 平潭县| 闵行区| 阜城县| 扎鲁特旗| 福泉市| 甘泉县| 苍溪县| 仪征市| 安新县| 自治县| 苏州市| 宣武区| 崇阳县| 丹巴县| 杨浦区|