單片機(jī)開發(fā)過程中用到的多功能工具，包括熱敏電阻RT值--HEX數(shù)據(jù)轉(zhuǎn)換；3種LED編碼；色環(huán)電阻計(jì)算器；HEX/BIN 文件互相轉(zhuǎn)換；eeprom數(shù)據(jù)到C/ASM源碼轉(zhuǎn)換；CRC校驗(yàn)生成；串口調(diào)試，帶簡單而實(shí)用的數(shù)據(jù)分析功能；串口/并口通訊監(jiān)視等功能. 用C++ Builder開發(fā)，無須安裝，直接運(yùn)行，不對注冊表進(jìn)行操作。純綠色軟件。
標(biāo)簽： 超級單片機(jī)
上傳時(shí)間： 2013-06-19
上傳用戶：6546544
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時(shí)鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個(gè)計(jì)數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個(gè)計(jì)數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時(shí)基信號的相位，當(dāng)相位同步時(shí)開始計(jì)數(shù)，相位再次同步時(shí)停止計(jì)數(shù)，通過相位同步來消除計(jì)數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時(shí)間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-06-05
上傳用戶：wys0120
語音識(shí)別是通過識(shí)別和理解過程把人類的語音信號轉(zhuǎn)變?yōu)槲谋净蛎畹募夹g(shù)。近年來語音識(shí)別技術(shù)由于其重要性和研究難度成為研究的熱點(diǎn)。隨著嵌入式的發(fā)展，嵌入式語音識(shí)別技術(shù)成為語音識(shí)別領(lǐng)域發(fā)展的新的重要方向。 在此背景下，本課題進(jìn)行基于ARM的嵌入式語音識(shí)別系統(tǒng)的研究。論文分別從理論分析、系統(tǒng)硬件平臺(tái)的總體設(shè)計(jì)、系統(tǒng)軟件的分析定制等方面，對語音識(shí)別在ARM上的應(yīng)用做了研究。 1、在理論上，詳細(xì)介紹了語音識(shí)別的發(fā)展歷史與研究現(xiàn)狀；具體闡述語音識(shí)別技術(shù)的基本原理和主要研究方法，并推導(dǎo)了語音識(shí)別技術(shù)中最常用到的兩種算法DTW和HMM的數(shù)學(xué)模型，為進(jìn)一步的語音識(shí)別研究打下基礎(chǔ)。 2、在硬件平臺(tái)方面，本文分析設(shè)計(jì)了語音識(shí)別系統(tǒng)的總體方案，主要包括以下三部分：語音識(shí)別系統(tǒng)的控制部分、語音的輸入輸出部分以及語音程序的存儲(chǔ)部分；文中詳細(xì)介紹了各部分的作用以及它們之間的連接方式，此外根據(jù)實(shí)際需要，選擇確定了語音芯片等外圍電路芯片的型號并擴(kuò)展了外圍電路。 3、在系統(tǒng)軟件選擇定制方面，不僅要求各部分自身功能完善，能夠滿足本課題的需求，而且要求各部分相互之間滿足一定的兼容性，即定制的系統(tǒng)具有穩(wěn)定性，可以有效的工作。考慮到以上的因素，本課題針對特定的語音識(shí)別系統(tǒng)的需求，對交叉編譯環(huán)境、U-boot、內(nèi)核、根文件系統(tǒng)等均進(jìn)行了量身定制。最終選用Crosstool來制作專門編譯Linux-2.6.22.6的交叉編譯工具；選用比較穩(wěn)定的支持tftp下載的u-boot-1.2.0作為引導(dǎo)程序；選用Linux-2.6.22.6作為嵌入式操作系統(tǒng)內(nèi)核，并對其進(jìn)行剪裁定制，特別是增加了UDA1341TS音頻驅(qū)動(dòng)和網(wǎng)卡驅(qū)動(dòng)部分；選用了帶有mdev功能的busybox-1.9.1來制作根文件系統(tǒng)。 在以上三方面的基礎(chǔ)上，本課題對語音識(shí)別程序系統(tǒng)進(jìn)行了實(shí)驗(yàn)研究。實(shí)驗(yàn)包括音頻驅(qū)動(dòng)、語音錄制、語音訓(xùn)練、語音識(shí)別程序的編譯以及語音識(shí)別等程序在ARM上的移植。 最后，本論文采用DTW模型，完成了語音模板的訓(xùn)練和語音識(shí)別的任務(wù)。經(jīng)過實(shí)驗(yàn)測試，該系統(tǒng)有效完成了預(yù)期的語音識(shí)別任務(wù)。
標(biāo)簽： ARM 嵌入式 語音識(shí)別 系統(tǒng)研究
上傳時(shí)間： 2013-05-30
上傳用戶：wsx123
可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。 然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問存儲(chǔ)器沖突的問題。 本論文在現(xiàn)場可編程門陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開發(fā)板。該開發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開發(fā)板運(yùn)行正確、有效且可靠。 本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。
上傳時(shí)間： 2013-04-24
上傳用戶：ziyu_job1234
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時(shí)鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個(gè)計(jì)數(shù)誤差始終是限制測頻精度進(jìn)一步提高的一個(gè)重要因素。 本設(shè)計(jì)闡述了各種數(shù)字測頻方法的優(yōu)缺點(diǎn)。通過分析±1個(gè)計(jì)數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時(shí)基信號的相位，當(dāng)相位同步時(shí)開始計(jì)數(shù)，相位再次同步時(shí)停止計(jì)數(shù)，通過相位同步來消除計(jì)數(shù)誤差，然后再通過運(yùn)算得到實(shí)際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計(jì)數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時(shí)間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點(diǎn)，通過分析已有等精度澳孽頻方法所存在±1個(gè)計(jì)數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實(shí)現(xiàn)了全同步數(shù)字頻率計(jì)。根據(jù)全同步數(shù)字頻率計(jì)的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計(jì)程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進(jìn)行了仿真，得到了很好的效果。最后，又討論了全同步頻率計(jì)的硬件設(shè)計(jì)并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計(jì)的每一個(gè)模塊，給出了較詳細(xì)的設(shè)計(jì)方法和完整的程序設(shè)計(jì)以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測量技術(shù)。同時(shí)采用閘門測量技術(shù)完成脈寬,占空比的測量。
上傳時(shí)間： 2013-08-09
上傳用戶：yd19890720
具體見程序
標(biāo)簽： 2543 TLC 高精度 轉(zhuǎn)換
上傳時(shí)間： 2014-12-24
上傳用戶：mpquest
該系統(tǒng)由單片機(jī)89S52控制模塊，程控寬帶放大模塊，整形模塊，F(xiàn)PGA內(nèi)頻率、相位差測量模塊等構(gòu)成，采用等精度測頻法測出頻率和周期，可測量有效值為0.01～5V，頻率范圍1Hz～20MHz信號的頻率、周期信號，精度高達(dá)10-6。采用計(jì)數(shù)法測量相位差，該系統(tǒng)可測量有效值0.5～5V，頻率10Hz～100kHz信號的相位差，精度為1°。系統(tǒng)功能由按鍵控制，測量結(jié)果實(shí)時(shí)顯示，人機(jī)界面友好。 Abstract: The system consists of the following functional blocks:89S52microcontroller controlling module,programmable amplifier module,comparator module,frequency and phase difference testing module in the FPGA.The system use the equal accuracy frequency-examining technique it measures frequency and circle of signal which its ranges is from1Hz to20MHz and the amplitude of which its range is from0.01Vrms to5Vrms,precision is up to10-6.Using of count method,the system detects the phase difference of signal,the amplitude of whic its range is from0.5Vrms to5Vrms and the frequency of which its ranges is from10Hz to100kHz,precision is up to1°,The system functions is controlled by certain keys,measurement results are displayed in real-time and it is friendly interface.
標(biāo)簽： 89S52 單片機(jī) 多功能 計(jì)數(shù)器
上傳時(shí)間： 2013-11-04
上傳用戶：CHINA526
以89S52單片機(jī)和EP1C6Q240C8型FPGA為控制核心的多功能計(jì)數(shù)器，是由峰值檢波、A/D轉(zhuǎn)換、程控放大、比較整形、移相網(wǎng)絡(luò)部分組成,可實(shí)現(xiàn)測量正弦信號的頻率、周期和相位差的功能。多功能計(jì)數(shù)器采用等精度的測量方法，可實(shí)現(xiàn)頻率為1Hz～10MHz、幅度為0.01～5Vrms的正弦信號的精確測頻，以及頻率為10Hz～100kHz、幅度為0.5～5Vrms的正弦信號精確測相。液晶顯示器能夠?qū)崟r(shí)顯示當(dāng)前信號的頻率、周期和相位差。該多功能計(jì)數(shù)器精度高，界面友好，實(shí)用性強(qiáng)。 Abstract: A multi-function counter，which uses89S52MCU and EP1C6Q240C8FPGA as a control core，consists of peak detector，A/D conversion，program-controlled amplification，compared shaping and phase-shifting network part.The counter measures the frequency，period and phase of sinusoidal signal.With the equal precision method,the multi-function counter achieves the precise frequency measurement of the sinusoidal signal which its frequency is from1Hz to10MHz，its amplitude is from0.01Vrms to5Vrms，as well as the accurate phase measurement of the sinusoidal signal which its frequency is from10Hz to100kHz，its amplitude is from0.5Vrms to5Vrms.The LCD monitor real-time displays the frequency，period and phase difference of current signal.The multi-function counter features high precision，friendly interface，and strong practical.
標(biāo)簽： FPGA 單片機(jī) 多功能 計(jì)數(shù)器
上傳時(shí)間： 2013-11-15
上傳用戶：gy592333
介紹一種以MSP430單片機(jī)為基礎(chǔ)的智能頻率測量系統(tǒng)，采用硬件邏輯與軟件指令相結(jié)合的方式控制閘門，實(shí)現(xiàn)0 MHz~10 MHz范圍內(nèi)無檔切換的等精度測量。 Abstract: An intelligent frequency measurement system based on MSP430 singlechip is introduced. The system uses a way that can combine hardware logic and software instructions to contronl the strobe ,and completes the functions of equal precision in the range of 0MHz~10MHz without shifting
上傳時(shí)間： 2013-10-28
上傳用戶：dbs012280
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
