相 關(guān) 資 源

• 基于CPLD／FPGA的可編程邏輯器件免費下載

  資源簡介：基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號實現(xiàn)系統(tǒng)計數(shù)的等精度測量技術(shù)。同時采用閘門測量技術(shù)完成脈寬,占空比的測量。

  標(biāo)簽： CPLD FPGA 可編程邏輯器件

  上傳時間： 2013-08-09

  上傳用戶：yd19890720

• 基于CPLD／FPGA的可編程邏輯器件免費下載

  資源簡介：基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號實現(xiàn)系統(tǒng)計數(shù)的等精度測量技術(shù)。同時采用閘門測量技術(shù)完成脈寬,占空比的測量。

  標(biāo)簽： CPLD FPGA 可編程邏輯器件

  上傳時間： 2013-12-26

  上傳用戶：JIUSHICHEN

• DDC的基于FPGA的可編程邏輯控制器原理圖免費下載

  資源簡介：DDC的基于FPGA的可編程邏輯控制器原理圖DDC的基于FPGA的可編程邏輯控制器原理圖

  標(biāo)簽： ddc FPGA 可編程邏輯控制器

  上傳時間： 2021-12-15

  上傳用戶：

• 基于CPLD／FPGA的出租車計費器免費下載

  資源簡介：基于CPLD／FPGA的出租車計費器

  標(biāo)簽： CPLD FPGA 出租車計費器

  上傳時間： 2016-03-09

  上傳用戶：hakim

• LCD 因其輕薄短小,低功耗,無輻射,平面 直角顯示,以及影像穩(wěn)定等特點,當(dāng)今應(yīng)用非常 廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實現(xiàn)常規(guī)的免費下載

  資源簡介：LCD 因其輕薄短小,低功耗,無輻射,平面 直角顯示,以及影像穩(wěn)定等特點,當(dāng)今應(yīng)用非常 廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實現(xiàn)常規(guī)的邏輯器件功能,還可以實現(xiàn)復(fù)雜而獨 特的時序邏輯功能。并且具有ISP (...

  標(biāo)簽： CPLD LCD 可編程邏輯器件 低功耗

  上傳時間： 2016-09-25

  上傳用戶：lanhuaying

• 基于VHDL與QUARTUS II軟件的可編程邏輯器件應(yīng)用與開發(fā)免費下載

  資源簡介：基于VHDL與QUARTUS II軟件的可編程邏輯器件應(yīng)用與開發(fā)

  標(biāo)簽： QUARTUS VHDL 軟件 可編程邏輯器件

  上傳時間： 2017-01-12

  上傳用戶：569815675

• 鄭亞民版的可編程邏輯器件開發(fā)軟件quatus ii里的一些例程免費下載

  資源簡介：鄭亞民版的可編程邏輯器件開發(fā)軟件quatus ii里的一些例程，對初學(xué)者很有幫助。

  標(biāo)簽： quatus 可編程邏輯器件 開發(fā)軟件

  上傳時間： 2014-01-14

  上傳用戶：JasonC

• 基于FPGA的可編程技術(shù)的應(yīng)用免費下載

  資源簡介：隨著微電子技術(shù)和計算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場可編程器件的出現(xiàn)，為滿足實時處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實時電路重構(gòu)技術(shù)，在運行時根據(jù)需要，動態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高...

  標(biāo)簽： FPGA 可編程

  上傳時間： 2013-04-24

  上傳用戶：royzhangsz

• LCD CPLD(復(fù)雜可編程邏輯器件)免費下載

  資源簡介：LCD 因其輕薄短小,低功耗,無輻射,平面直角顯示,以及影像穩(wěn)定等特點,當(dāng)今應(yīng)用非常廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有豐富可編程功能引腳的可編程邏輯器件,不僅可實現(xiàn)常規(guī)的邏輯器件功能,還可以實現(xiàn)復(fù)雜而獨特的時序邏輯功能。并且具有ISP (在線可編\\r...

  標(biāo)簽： CPLD LCD 可編程邏輯器件

  上傳時間： 2013-08-16

  上傳用戶：zhliu007

• 基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序免費下載

  資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

  標(biāo)簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 基于FPGA的可編程控制器現(xiàn)場集成技術(shù)應(yīng)用研究免費下載

  資源簡介：傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳...

  標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究

  上傳時間： 2013-05-30

  上傳用戶：dtvboyy

• 介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計免費下載

  資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...

  標(biāo)簽： FPGA ASIC 多功能 可編程邏輯器件

  上傳時間： 2014-07-27

  上傳用戶：llandlu

• 基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器免費下載

  資源簡介：基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器

  標(biāo)簽： CPLD DDS 可編程邏輯器件 三相

  上傳時間： 2013-12-24

  上傳用戶：baiom

• 介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計免費下載

  資源簡介：介紹了基于FPGA的多功能計程車計價器的電路設(shè)計。該設(shè)計采用了可編程邏輯器件FPGA的ASIC設(shè)計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現(xiàn)了整個系統(tǒng)的控制部分，整個自動控制系統(tǒng)由四個模塊構(gòu)成：秒分頻模塊、控...

  標(biāo)簽： FPGA ASIC 多功能 可編程邏輯器件

  上傳時間： 2015-10-24

  上傳用戶：偷心的海盜

• 摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理免費下載

  資源簡介：摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計方法及其VHDL源程序

  標(biāo)簽： CPLD DDS 可編程邏輯器件 三相

  上傳時間： 2015-10-28

  上傳用戶：wqxstar

• 基于復(fù)雜可編程邏輯器件(CPLD)的120MHz高速A_D采集卡的設(shè)計免費下載

  資源簡介：基于復(fù)雜可編程邏輯器件(CPLD)的120MHz高速A_D采集卡的設(shè)計

  標(biāo)簽： CPLD 120 A_D MHz

  上傳時間： 2014-01-04

  上傳用戶：jhksyghr

• 介紹MT9V011 CMOS數(shù)字圖像傳感器在一個基于低端ARM7處理器和CPLD(可編程邏輯器件)的嵌入式系統(tǒng)中的應(yīng)用。通過一片CPLD讀取MT9V011采集的圖像并緩存到存儲器以備后續(xù)的處理。利用P免費下載

  資源簡介：介紹MT9V011 CMOS數(shù)字圖像傳感器在一個基于低端ARM7處理器和CPLD(可編程邏輯器件)的嵌入式系統(tǒng)中的應(yīng)用。通過一片CPLD讀取MT9V011采集的圖像并緩存到存儲器以備后續(xù)的處理。利用PC平臺驗證了圖像采集功能。給出了一個在低端嵌入式系統(tǒng)中增加圖像采集功能的實...

  標(biāo)簽： CPLD V011 011 MT9

  上傳時間： 2016-08-24

  上傳用戶：上善若水

• 基于可編程邏輯器件FPGA的獨立式鍵盤設(shè)計免費下載

  資源簡介：基于可編程邏輯器件FPGA的獨立式鍵盤設(shè)計，內(nèi)部具有硬件去抖動電路。值得一看

  標(biāo)簽： FPGA 可編程邏輯器件 獨立 鍵盤設(shè)計

  上傳時間： 2014-08-10

  上傳用戶：熊少鋒

• ]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實現(xiàn)并行I／ O(輸入／輸出)接口的擴(kuò)展。該設(shè)計與用8255做并行I／O接口相比免費下載

  資源簡介：]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實現(xiàn)并行I／ O(輸入／輸出)接口的擴(kuò)展。該設(shè)計與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容， 同時擁有速度快，功耗低，價格便宜，使用靈活等特點

  標(biāo)簽： CPLD 8255 并行 接口

  上傳時間： 2016-11-07

  上傳用戶：

• FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用CPLD器件實免費下載

  資源簡介：FPGACPLD結(jié)構(gòu)分析 pga的EDA設(shè)計方法 FPGA中的微程序設(shè)計 復(fù)雜可編程邏輯器件CPLD專題講座(Ⅴ)──CPLD的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用FPGA設(shè)計的DRAM控制器 用CPLD器件實現(xiàn)24位同步計數(shù)器的設(shè)計

  標(biāo)簽： CPLD FPGA FPGACPLD DRAM

  上傳時間： 2017-07-20

  上傳用戶：ikemada

• 現(xiàn)場可編程邏輯門陣列（FPGA）技術(shù)的應(yīng)用研究免費下載

  資源簡介：現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險低和現(xiàn)場可靈活配置等優(yōu)點,可以在更短的時間實現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計系統(tǒng)下載于同一芯片中,實現(xiàn)...

  標(biāo)簽： FPGA 現(xiàn)場可編程 應(yīng)用研究 邏輯門

  上傳時間： 2013-04-24

  上傳用戶：龍飛艇

• 基于FPGA的可編程數(shù)字濾波器系統(tǒng)免費下載

  資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)

  標(biāo)簽： FPGA 可編程 數(shù)字濾波器

  上傳時間： 2013-08-11

  上傳用戶：sz_hjbf

• 該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點免費下載

  資源簡介：該文闡述了現(xiàn)場可編程邏輯器件FPGA的主要特點，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計的模擬示波器數(shù)字信號顯示系統(tǒng)的設(shè)計原理和設(shè)計方法。

  標(biāo)簽： FPGA 現(xiàn)場可編程 邏輯器件

  上傳時間： 2013-09-04

  上傳用戶：qweqweqwe

• 基于FPGA的直擴(kuò)通信系統(tǒng)的同步設(shè)計與實現(xiàn).rar免費下載

  資源簡介：擴(kuò)頻通信技術(shù)因為具有較強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測量等優(yōu)點，在軍事抗干擾和個人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國際電聯(lián)規(guī)定的第三代移動通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，...

  標(biāo)簽： FPGA 直擴(kuò)通信 同步設(shè)計

  上傳時間： 2013-04-24

  上傳用戶：chenjjer

• 設(shè)計了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測量儀免費下載

  資源簡介：設(shè)計了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測量儀

  標(biāo)簽： 可編程邏輯器件 低頻 數(shù)字 相位測量儀

  上傳時間： 2013-08-11

  上傳用戶：a155166

• 可編程邏輯器件CPLD與單片機(jī)雙向通信的源程序免費下載

  資源簡介：可編程邏輯器件CPLD與單片機(jī)雙向通信的源程序

  標(biāo)簽： CPLD 可編程邏輯器件 單片機(jī) 雙向通信

  上傳時間： 2013-08-28

  上傳用戶：梧桐

• 這是可編程邏輯器件（CPLD）初學(xué)者的入門級文章免費下載

  資源簡介：這是可編程邏輯器件（CPLD）初學(xué)者的入門級文章，僅供參考。

  標(biāo)簽： CPLD 可編程邏輯器件 初學(xué)者 入門級

  上傳時間： 2013-09-06

  上傳用戶：dudu121

• 本設(shè)計的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)免費下載

  資源簡介：本設(shè)計的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計，熟練掌握該環(huán)境下的功能仿真，時間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計數(shù)式數(shù)字頻率計，廣泛應(yīng)用于工業(yè)、民用...

  標(biāo)簽： CPLD 可編程邏輯器件

  上傳時間： 2015-01-11

  上傳用戶：王慶才

• CVSD語音壓縮的算法和程序流程.量階δ能夠自動地隨輸入信號平均斜率的大小而連續(xù)變化,譯碼輸出信號實現(xiàn)了對輸入信號的理想逼近,最后在可編程邏輯器件(FPGA)中實現(xiàn)了CVSD調(diào)制功能。免費下載

  資源簡介：CVSD語音壓縮的算法和程序流程.量階δ能夠自動地隨輸入信號平均斜率的大小而連續(xù)變化,譯碼輸出信號實現(xiàn)了對輸入信號的理想逼近,最后在可編程邏輯器件(FPGA)中實現(xiàn)了CVSD調(diào)制功能。

  標(biāo)簽： CVSD FPGA 輸入信號 語音壓縮

  上傳時間： 2015-03-12

  上傳用戶：libenshu01

• 這是可編程邏輯器件（CPLD）初學(xué)者的入門級文章免費下載

  資源簡介：這是可編程邏輯器件（CPLD）初學(xué)者的入門級文章，僅供參考。

  標(biāo)簽： CPLD 可編程邏輯器件 初學(xué)者 入門級

  上傳時間： 2013-12-27

  上傳用戶：梧桐