81精品国产乱码久久久久久,五月激情综合婷婷,一二三四视频在线中文

等精度測(cè)頻

基于FPGA的全同步數字頻率計的設計.rar

頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。

標簽： FPGA 數字頻率計

上傳時間： 2013-06-05

上傳用戶：wys0120
新型并行Turbo編譯碼器的FPGA實現

可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統具有很好的糾錯能力，如使用差錯控制編碼。自仙農定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優異的糾錯性能成為通信界的一個里程碑。然而，Turbo碼迭代譯碼復雜度大，導致其譯碼延時大，故而在工程中的應用受到一定限制，而并行Turbo譯碼可以很好地解決上述問題。本論文的主要工作是通過硬件實現一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲器的并行子交織器解決方法，很好地解決了并行訪問存儲器沖突的問題。本論文在現場可編程門陣列(FPGA)平臺上實現了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實現的并行Turbo編譯碼器在時鐘頻率為33MHz，幀長為1024比特，并行子譯碼器數和最大迭代次數均為4時，可支持8.2Mbps的編譯碼數掘吞吐量，而譯碼時延小于124us。本文還使用EP2C35FPGA芯片設計了系統開發板。該開發板可提供高速以太網MAC／PHY和PCI接口，很好地滿足了通信系統需求。系統測試結果表明，本文所實現的并行Turbo編譯碼器及其開發板運行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實現相關技術。第二章為基于幀分裂和歸零的并行Turbo編碼的設計與實現，分別介紹了編碼器和譯碼器的RTL設計，還提出了一種基于多端口存儲器的并行子交織器和解交織器設計。第三章討論了使用NIOS處理器的SOC架構，使用SOC架構處理系統和基于NIOSII處理器和uC／0S一2操作系統的架構。第四章介紹了FPGA系統開發板設計與調試的一些工作。最后一章為本文總結及其展望。

標簽： Turbo FPGA 并行編譯碼器

上傳時間： 2013-04-24

上傳用戶：ziyu_job1234
基于FPGA的全同步數字頻率計的設計

頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。

標簽： FPGA 數字頻率計

上傳時間： 2013-04-24

上傳用戶：qqoqoqo
基于CPLD／FPGA的可編程邏輯器件

基于CPLD／FPGA的可編程邏輯器件，借助單片機AT89C51；利用標準頻率50～100MHz的周期信號實現系統計數的等精度測量技術。同時采用閘門測量技術完成脈寬,占空比的測量。

標簽： CPLD FPGA 可編程邏輯器件

上傳時間： 2013-08-09

上傳用戶：yd19890720
TLC2543 AD高精度轉換c語言程序

具體見程序

標簽： 2543 TLC 高精度轉換

上傳時間： 2014-12-24

上傳用戶：mpquest
UC/OS-II系統在C8051F120單片機上的移植過程

實時操作系統μC/OS-II是一種源代碼公開、可移植、可固化、微小內核的嵌入式操作系統。它具有執行效率高、占用空間小、可移植性強、實時性能良好和可擴展性等特點。μC/OS-II非常適合應用在一些小型的嵌入式產品應用場合,在家用電器,機器人,醫療設備,工業控制,航空器等領域有著廣泛的應用。目前在我國的工業控制領域中,8位單片機依然有著廣泛的應用,占據著非常重要的位置。而作為高性能,集成度高,運行速度快的C8051F系列單片機也越來越受到廣泛的關注,并不斷的應用于各種場合。同時,將μC/OS-II操作系統移植到C8051F系列單片機上,以其兩者的完美結合實現更高性能要求的應用環境中就顯得很有必要。

標簽： C8051F120 OS-II UC

上傳時間： 2013-10-21

上傳用戶：趙一霞a
基于單片機89S52的多功能計數器設計

該系統由單片機89S52控制模塊，程控寬帶放大模塊，整形模塊，FPGA內頻率、相位差測量模塊等構成，采用等精度測頻法測出頻率和周期，可測量有效值為0.01～5V，頻率范圍1Hz～20MHz信號的頻率、周期信號，精度高達10-6。采用計數法測量相位差，該系統可測量有效值0.5～5V，頻率10Hz～100kHz信號的相位差，精度為1°。系統功能由按鍵控制，測量結果實時顯示，人機界面友好。 Abstract: The system consists of the following functional blocks:89S52microcontroller controlling module,programmable amplifier module,comparator module,frequency and phase difference testing module in the FPGA.The system use the equal accuracy frequency-examining technique it measures frequency and circle of signal which its ranges is from1Hz to20MHz and the amplitude of which its range is from0.01Vrms to5Vrms,precision is up to10-6.Using of count method,the system detects the phase difference of signal,the amplitude of whic its range is from0.5Vrms to5Vrms and the frequency of which its ranges is from10Hz to100kHz,precision is up to1°,The system functions is controlled by certain keys,measurement results are displayed in real-time and it is friendly interface.

標簽： 89S52 單片機多功能計數器

上傳時間： 2013-11-04

上傳用戶：CHINA526
基于單片機和FPGA的多功能計數器的設計

以89S52單片機和EP1C6Q240C8型FPGA為控制核心的多功能計數器，是由峰值檢波、A/D轉換、程控放大、比較整形、移相網絡部分組成,可實現測量正弦信號的頻率、周期和相位差的功能。多功能計數器采用等精度的測量方法，可實現頻率為1Hz～10MHz、幅度為0.01～5Vrms的正弦信號的精確測頻，以及頻率為10Hz～100kHz、幅度為0.5～5Vrms的正弦信號精確測相。液晶顯示器能夠實時顯示當前信號的頻率、周期和相位差。該多功能計數器精度高，界面友好，實用性強。 Abstract: A multi-function counter，which uses89S52MCU and EP1C6Q240C8FPGA as a control core，consists of peak detector，A/D conversion，program-controlled amplification，compared shaping and phase-shifting network part.The counter measures the frequency，period and phase of sinusoidal signal.With the equal precision method,the multi-function counter achieves the precise frequency measurement of the sinusoidal signal which its frequency is from1Hz to10MHz，its amplitude is from0.01Vrms to5Vrms，as well as the accurate phase measurement of the sinusoidal signal which its frequency is from10Hz to100kHz，its amplitude is from0.5Vrms to5Vrms.The LCD monitor real-time displays the frequency，period and phase difference of current signal.The multi-function counter features high precision，friendly interface，and strong practical.

標簽： FPGA 單片機多功能計數器

上傳時間： 2013-11-15

上傳用戶：gy592333
MSP430在頻率測量系統中的應用

介紹一種以MSP430單片機為基礎的智能頻率測量系統，采用硬件邏輯與軟件指令相結合的方式控制閘門，實現0 MHz~10 MHz范圍內無檔切換的等精度測量。 Abstract: An intelligent frequency measurement system based on MSP430 singlechip is introduced. The system uses a way that can combine hardware logic and software instructions to contronl the strobe ,and completes the functions of equal precision in the range of 0MHz~10MHz without shifting

標簽： MSP 430 頻率測量

上傳時間： 2013-10-28

上傳用戶：dbs012280
基于單片機和CPLD的頻率測量研究

摘　要:針對單片機進行高頻測量存在的響應速度問題,利用CPLD適合精確、高速計數的特點,提出了一種基于單片機和CPLD的頻率測量電路,通過CPLD對被測信號分頻再與單片機計數值進行比較,實現了高精度、等精度測量,同時又解決了高頻測量中存在的問題,滿足了系統對響應時間的要求。該項研究成果已經在所設計信號源產品中得到了應用。關鍵詞:頻率測量;信號源;高頻測量;CPLD

標簽： CPLD 單片機頻率測量

上傳時間： 2013-10-15

上傳用戶：283155731