免费av一区,欧美激情久久久久久久久久久,在线电影一区二区

箝位電路

ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.

ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.

標(biāo)簽： tuning ADS 操作家

上傳時間： 2016-02-25

上傳用戶：trepb001
一個可以計算分壓電路的源碼。可透過輸出與輸入電壓

一個可以計算分壓電路的源碼。可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓

標(biāo)簽： 分

上傳時間： 2014-12-09

上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來

是一個用verilog寫成的加法器電路,可把七個元件加起來

標(biāo)簽： verilog 加法器元件

上傳時間： 2014-01-07

上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計硬體電路

使用硬體描述語言HDL 設(shè)計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。

標(biāo)簽： HDL

上傳時間： 2014-01-22

上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作

5 bits 的加法器與減法器合併電路之原始程式製作

標(biāo)簽： bits 加法器法器程式

上傳時間： 2016-05-18

上傳用戶：ippler8
verilog除頻器可用於編碼段運用可以穩(wěn)定電路設(shè)計

verilog除頻器可用於編碼段運用可以穩(wěn)定電路設(shè)計

標(biāo)簽： verilog

上傳時間： 2013-12-26

上傳用戶：372825274
數(shù)位電子時鐘用自製圖檔製成不是用quartusII 內(nèi)建的圖檔製成

數(shù)位電子時鐘用自製圖檔製成不是用quartusII 內(nèi)建的圖檔製成

標(biāo)簽： quartusII

上傳時間： 2016-11-13

上傳用戶：遠(yuǎn)遠(yuǎn)ssad
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測試檔(testbench)以及執(zhí)行檔(.do)

內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測試檔(testbench)以及執(zhí)行檔(.do)

標(biāo)簽： fulladder testbench do

上傳時間： 2016-11-25

上傳用戶：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar

S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar

標(biāo)簽： ARM PCB 44

上傳時間： 2013-12-27

上傳用戶：cuiyashuo
SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問題解決方式

SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問題解決方式

標(biāo)簽： SONET 1.0 模方式

上傳時間： 2017-01-17

上傳用戶：hasan2015