在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號處理領(lǐng)域，對信號處理的穩(wěn)定性、實(shí)時性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時間： 2013-06-07
上傳用戶：zhangyi99104144
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展，使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同，因此設(shè)計(jì)可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求，具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎(chǔ)上，重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法，節(jié)省了資源；加比選模塊使用全并行結(jié)構(gòu)保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu)，大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下，用VHDL硬件描述語言編寫程序，實(shí)現(xiàn)(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎(chǔ)上，擴(kuò)展了Viterbi譯碼器的通用性，使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運(yùn)用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證，Xilinx ISE8.2i時序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺上進(jìn)一步測試譯碼器，譯碼器運(yùn)行穩(wěn)定可靠。最后，使用Simulink產(chǎn)生的數(shù)據(jù)對本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析，仿真結(jié)果表明，在同等條件下，本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時間： 2013-06-24
上傳用戶：myworkpost
可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點(diǎn)，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn)，又具FPGA靈活的重構(gòu)特點(diǎn)；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目；動態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù)，重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯設(shè)計(jì)方案，并研究其實(shí)現(xiàn)技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺和軟件算法，并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計(jì)了實(shí)現(xiàn)動態(tài)重構(gòu)技術(shù)的硬件平臺，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程，實(shí)現(xiàn)動態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動態(tài)重構(gòu)實(shí)現(xiàn)容錯的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個過程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時需要的軟件，主要有兩個功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫進(jìn)FPGA內(nèi)部的配置存儲器中，改變FPGA內(nèi)部的功能。其次，是實(shí)現(xiàn)容錯技術(shù)的算法。
標(biāo)簽： FPGA 動態(tài) 容錯技術(shù)
上傳時間： 2013-04-24
上傳用戶：edrtbme
隨著計(jì)算機(jī)和自動化測量技術(shù)的日益發(fā)展，測量儀器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域，與計(jì)算機(jī)相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計(jì)算機(jī)的開發(fā)平臺，用編寫軟件的方法來實(shí)現(xiàn)專門硬件的功能等優(yōu)點(diǎn)，大大推動了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性。 本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設(shè)計(jì)，進(jìn)行信號的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計(jì)軟件中實(shí)現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計(jì)的突出優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計(jì)實(shí)現(xiàn)了平臺上的ADC設(shè)備驅(qū)動程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實(shí)現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標(biāo)簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點(diǎn)。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體，無機(jī)械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點(diǎn)，是目前存儲領(lǐng)域所存在問題的解決方案之一。本文針對這一問題，設(shè)計(jì)基于FPGA的固態(tài)硬盤控制器，實(shí)現(xiàn)數(shù)據(jù)的固態(tài)存儲。 文章首先介紹硬盤技術(shù)的發(fā)展，分析固態(tài)硬盤的技術(shù)現(xiàn)狀和發(fā)展趨勢，闡述課題研究意義，并概述了本文研究的主要內(nèi)容及所做的工作。然后從分析固態(tài)硬盤控制器的關(guān)鍵技術(shù)入手，研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設(shè)計(jì)采用SOPC架構(gòu)，所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設(shè)計(jì)SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實(shí)現(xiàn)SATA1.0協(xié)議，根據(jù)協(xié)議劃分四層模型，通過狀態(tài)機(jī)和邏輯電路實(shí)現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉(zhuǎn)換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實(shí)現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數(shù)據(jù)和結(jié)果分析，得出了驗(yàn)證結(jié)論。 本文設(shè)計(jì)的固態(tài)硬盤控制器，具有結(jié)構(gòu)簡單和穩(wěn)定性高的特點(diǎn)，易于升級和二次開發(fā)，是實(shí)現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關(guān)鍵技術(shù)。
標(biāo)簽： FPGA 固態(tài)硬盤 制器設(shè)計(jì)
上傳時間： 2013-05-28
上傳用戶：sssnaxie
本研究針對目標(biāo)識別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測量及人眼觀察帶來的影響，因此需要對目標(biāo)圖像進(jìn)行實(shí)時的反旋轉(zhuǎn)處理，對目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時消像旋系統(tǒng)，利用VHDL硬件描述語言實(shí)現(xiàn)了整個消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對整個算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個像素，而且對于視頻信號只有一幀的延時不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時間： 2013-07-04
上傳用戶：MATAIYES
隨著以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計(jì)的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計(jì)，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 本文設(shè)計(jì)了一個采用FPGA設(shè)計(jì)的液晶顯示控制器，主要解決以下內(nèi)容：采用Cyclone芯片設(shè)計(jì)的液晶控制器；采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計(jì)，重點(diǎn)介紹了如何通過特殊設(shè)計(jì)控制器與CPU協(xié)調(diào)的工作，驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實(shí)現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計(jì)的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點(diǎn)是各個模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。 關(guān)鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法
上傳時間： 2013-04-24
上傳用戶：ryanxue
近紅外光譜法是血液成分無創(chuàng)檢測方法中的熱點(diǎn)，也是取得成果最多的方法之一。但是，個體差異和測量條件是影響近紅外光譜血液成分無創(chuàng)檢測的一個較突出的問題。而動態(tài)光譜法就是針對這個問題而提出的一種全新的近紅外無創(chuàng)血液成分濃度檢測方法。它從原理上消除了個體差異和測量條件等對光譜檢測的影響，為基于近紅外光譜法的血液成分無創(chuàng)檢測方法進(jìn)入臨床應(yīng)用去除了一個較為關(guān)鍵的障礙。因此，本文根據(jù)動態(tài)光譜檢測原理設(shè)計(jì)了基于FPGA的動態(tài)光譜數(shù)據(jù)采集系統(tǒng)。 在分析了動態(tài)光譜數(shù)據(jù)采集系統(tǒng)的性能要求后，采用DALSA的高性能線陣CCD IL-C6-2048C作為光電轉(zhuǎn)換器件；根據(jù)CCD輸出數(shù)據(jù)的高速度和信號微弱及含有噪聲等特點(diǎn)，選用了高速、高精度、并帶有相關(guān)雙采樣芯片的圖像處理芯片AD9826作為模數(shù)轉(zhuǎn)換器件；以FPGA及其內(nèi)嵌的NIOSⅡ處理器作為核心控制器，并用LabVIEW對采集得到的數(shù)據(jù)進(jìn)行顯示。 在FPGA中，利用Verilog HDL語言編寫了CCD和AD9826的控制時序；利用兩塊雙口RAM組成乒乓操作單元，實(shí)現(xiàn)高速數(shù)據(jù)的緩存，避免利用NiosⅡ處理器直接讀取時的頻繁中斷。將NIOSⅡ處理器系統(tǒng)嵌入到FPGA中，實(shí)現(xiàn)整個系統(tǒng)的管理。NiOSⅡ處理器利用中斷方式讀取緩存單元中的數(shù)據(jù)、經(jīng)對數(shù)變換后傳遞給計(jì)算機(jī)。其中緩存數(shù)據(jù)的讀取及對數(shù)變換均采用自定義組件的方式將硬件單元添加到NIOSⅡ系統(tǒng)中，編程時直接調(diào)用。NIOSⅡ系統(tǒng)通過串口將處理后的數(shù)據(jù)傳遞給LabVIEW， LabVIEW對數(shù)據(jù)簡單處理后顯示，以實(shí)時觀察采樣數(shù)據(jù)是否正確。 最后對系統(tǒng)進(jìn)行了實(shí)驗(yàn)測試，實(shí)驗(yàn)結(jié)果表明，系統(tǒng)能夠很好的采集并顯示數(shù)據(jù)，能夠初步完成光信號的檢測。
標(biāo)簽： FPGA 動態(tài) 光譜數(shù)據(jù)
上傳時間： 2013-04-24
上傳用戶：luyanping
介紹了10種經(jīng)典的軟件濾波方法的優(yōu)缺點(diǎn)和應(yīng)用方法
上傳時間： 2013-04-24
上傳用戶：saharawalker
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們在要求設(shè)備性能不斷提升的同時，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過程中，也對各武器裝備都提出了新的要求，特別是針對單兵配備的便攜設(shè)備，對體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開發(fā)項(xiàng)目中，需要設(shè)計(jì)一塊接口板，要求實(shí)現(xiàn)高達(dá)8個串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線采用LPC總線，整個手持設(shè)備除了對功能有基本的要求以外，對體積及功耗都提出了極高的要求。針對項(xiàng)目的具體設(shè)計(jì)要求，經(jīng)過與傳統(tǒng)設(shè)計(jì)方法的比較，決定采用FPGA來實(shí)現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對于各模塊中的關(guān)鍵的功能部分，文中對其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說明。整個設(shè)計(jì)全部采用硬件描述語言(HDL)實(shí)現(xiàn)，并且采用了分模塊的設(shè)計(jì)風(fēng)格，具有很好的重用性。 為了在硬件平臺上驗(yàn)證設(shè)計(jì)，還實(shí)做了FPGA驗(yàn)證平臺，并用C語言編寫了測試程序。經(jīng)過驗(yàn)證，該方案完全實(shí)現(xiàn)了接口板的功能要求，并且滿足體積和功耗上的要求，取得了良好的效果。 論文通過采用FPGA作為電路設(shè)計(jì)的核心，以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能；旨在通過這種方式，不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。
上傳時間： 2013-04-24
上傳用戶：wlyang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="ougyy"></strike>
