抑制電子電路噪聲的方法，希望對大家有用，看看吧
上傳時間： 2013-06-17
上傳用戶：gdgzhym
隨著信息技術(shù)和電子技術(shù)的進步和日益成熟，計算機數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)。 論文對PCI對目標(biāo)設(shè)備數(shù)據(jù)采集卡實現(xiàn)的原理和方法進行了深入研究，設(shè)計了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標(biāo)設(shè)備的IP核與用戶邏輯部分，構(gòu)成了SOPC系統(tǒng)。使用Verilog硬件描述語言設(shè)計并實現(xiàn)了FPGA內(nèi)部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊列等模塊電路。利用ModelSim對PCI系統(tǒng)進行了仿真。完成了系統(tǒng)硬件電路PCB板的設(shè)計，最終制作了PCI數(shù)據(jù)采集卡。 論文針對PCI結(jié)構(gòu)的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設(shè)備驅(qū)動軟件、Windows環(huán)境的簡易虛擬示波器以及簡易虛擬邏輯儀實現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發(fā)了WDM設(shè)備驅(qū)動程序。實現(xiàn)了Windows環(huán)境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統(tǒng)測試結(jié)果表明該系統(tǒng)設(shè)計正確，系統(tǒng)運行穩(wěn)定，功能和指標(biāo)達到了設(shè)計要求。
標(biāo)簽： FPGA PCI 數(shù)據(jù)采集卡
上傳時間： 2013-07-27
上傳用戶：yzy6007
當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù)量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必然，DMA(直接存儲器訪問)技術(shù)就是較理想的解決方案之一，能夠滿足信息處理實時性和準(zhǔn)確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術(shù)支撐，設(shè)計DMA控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優(yōu)先級管理模塊中提出了動態(tài)優(yōu)先級端口響應(yīng)機制；在傳輸模塊中采用狀態(tài)機的設(shè)計思想設(shè)計多個通道的數(shù)據(jù)傳輸。通過各模塊問題的解決及新方法的采用，最終設(shè)計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結(jié)果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩(wěn)定。
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
在工業(yè)控制領(lǐng)域，多種現(xiàn)場總線標(biāo)準(zhǔn)共存的局面從客觀上促進了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場設(shè)備層的最大障礙是以太網(wǎng)的非實時性，而實現(xiàn)現(xiàn)場設(shè)備間的高精度時鐘同步是保證以太網(wǎng)高實時性的前提和基礎(chǔ)。 IEEE 1588定義了一個能夠在測量和控制系統(tǒng)中實現(xiàn)高精度時鐘同步的協(xié)議——精確時間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計算和分布式對象等多項技術(shù)，適用于所有通過支持多播的局域網(wǎng)進行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計算資源，在最好情況下能達到系統(tǒng)級的亞微級的同步精度。 基于PC機軟件的時鐘同步方法，如NTP協(xié)議，由于其實現(xiàn)機理的限制，其同步精度最好只能達到毫秒級；基于嵌入式軟件的時鐘同步方法，將時鐘同步模塊放在操作系統(tǒng)的驅(qū)動層，其同步精度能夠達到微秒級。現(xiàn)場設(shè)備間微秒級的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對設(shè)備時鐘同步的要求，但是對于運動控制等需求高精度定時的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時間不一致、晶振頻率漂移等因素，很難達到亞微秒級的同步精度。 本文設(shè)計并實現(xiàn)了一種基于FPGA的時鐘同步方法，以IEEE 1588作為時鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實現(xiàn)TCP/IP通訊，以數(shù)字電路形式實現(xiàn)時鐘同步模塊。這種方法充分利用了FPGA的特點，通過準(zhǔn)確捕獲報文時間戳和動態(tài)補償晶振頻率漂移等手段，相對于嵌入式軟件時鐘同步方法實現(xiàn)了更高精度的時鐘同步，并通過實驗驗證了在以集線器互連的10Mbps以太網(wǎng)上能夠達到亞微秒級的同步精度。
上傳時間： 2013-08-04
上傳用戶：hn891122
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴展性等方面都有著突出的優(yōu)勢，具有重要的學(xué)術(shù)意義與實用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機客戶端組成。嵌入式圖像服務(wù)器實時采集圖像，采用H．264 編碼算法進行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機客戶端可通過網(wǎng)絡(luò)對服務(wù)器進行遠程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實現(xiàn)是本文的重點。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預(yù)測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進行預(yù)測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應(yīng)解碼算法。使用VC++完成算法驗證，并進行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進行了PC機客戶端設(shè)計，使其具有遠程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實驗結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標(biāo)簽： H264 FPGA 網(wǎng)絡(luò)視頻監(jiān)控
上傳時間： 2013-04-24
上傳用戶：wang0123456789
單片機產(chǎn)生正弦波，簡紹了單片機產(chǎn)生高精度正弦波的方法
上傳時間： 2013-04-24
上傳用戶：a296386173
CH376 是文件管理控制芯片，用于單片機系統(tǒng)讀寫U 盤或者SD 卡中的文件。
上傳時間： 2013-05-26
上傳用戶：liglechongchong
隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設(shè)計能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當(dāng)今芯片設(shè)計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來越廣泛，MDIO接口模塊的應(yīng)用也越來越多，因此將MDIO接口模塊設(shè)計成可重用的IP核對于以各種太網(wǎng)接口集成芯片的設(shè)計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設(shè)計，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個子模塊的詳細設(shè)計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。
上傳時間： 2013-06-20
上傳用戶：lishuoshi1996
萬用表和示波器的使用方法.rar 兩個DOC文件，對初入電子行業(yè)的程序員很有幫助。
上傳時間： 2013-04-24
上傳用戶：小碼農(nóng)lz
電子產(chǎn)品開發(fā)項目管理.rar ppt文件
標(biāo)簽： 電子 產(chǎn)品開發(fā) 項目管理
上傳時間： 2013-06-08
上傳用戶：dongqiangqiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
