是一個(gè)用verilog寫(xiě)成的加法器電路,可把七個(gè)元件加起來(lái)
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶(hù)：zhangzhenyu
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標(biāo)簽： bits 加法器 法器 程式
上傳時(shí)間： 2016-05-18
上傳用戶(hù)：ippler8
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：372825274
內(nèi)含fulladder結(jié)構(gòu)檔,電路檔,測(cè)試檔(testbench)以及執(zhí)行檔(.do)
標(biāo)簽： fulladder testbench do
上傳時(shí)間： 2016-11-25
上傳用戶(hù)：wxhwjf
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：cuiyashuo
SONET 教學(xué)V1.0_方便使用者在學(xué)習(xí)射頻電路模擬上遇到的問(wèn)題解決方式
標(biāo)簽： SONET 1.0 模 方式
上傳時(shí)間： 2017-01-17
上傳用戶(hù)：hasan2015
搖控器接收電路雙4051led顯示電路圖 dxp 2004 protel
標(biāo)簽： protel 4051 2004 led
上傳時(shí)間： 2017-02-14
上傳用戶(hù)：lvzhr
龍族 伺服器 管理 系統(tǒng) 管理網(wǎng)路遊戲(龍族)的asp網(wǎng)頁(yè)
標(biāo)簽： asp 伺服器 系統(tǒng)
上傳時(shí)間： 2017-02-18
上傳用戶(hù)：q123321
MCU重置電路及振盪電路應(yīng)用 MCU重置電路及振盪電路應(yīng)用 MCU重置電路及振盪電路應(yīng)用
標(biāo)簽： MCU
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：wfl_yy
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
