<strike id="ygce0"></strike>
Altium Designer 6 三維元件庫建模教程 文檔名稱：AD系列軟件三維元件庫建模教程 文檔描述：介紹在 AltiumDesigner集成開發(fā)平臺下三維模型建立和使用方法 文檔版本：V1.0 作 者：林加添（lineay） 編寫時間：2009 年1 月 QQ:181346072 第一章：介紹 在傳統(tǒng)的電子整機設(shè)計過程中，電路設(shè)計部門和結(jié)構(gòu)設(shè)計部門（或者由外部設(shè)計工作室設(shè)計）往往是被分為 兩個完全獨立的部門，因此在新產(chǎn)品開發(fā)過程中，都是結(jié)構(gòu)設(shè)計好了，然后出內(nèi)部 PCB 位置圖給 PCB 工程師， 而結(jié)構(gòu)工程師并不了解電路設(shè)計過程中一些要點。對 PCB布局一些高度較高元器件位置很多并不符合 PCB 工程 師電路設(shè)計的要求。以至 PCB 工程師不得不將就結(jié)構(gòu)工程師所設(shè)計的元件布局。最后產(chǎn)品出來時，因為 PCB 布 局不合理等各種因素，問題百出。這不僅影響產(chǎn)品開發(fā)速度。也會導(dǎo)致企業(yè)兩部門之間發(fā)生沖突。 然而目前國內(nèi)大多的電子企業(yè)都是停留于這種狀態(tài)，關(guān)鍵原因目前電路部門和結(jié)構(gòu)部門沒有一個有效、快捷 的軟件協(xié)作接口來幫助兩個部分之間更好協(xié)調(diào)工作、來有效提高工作效率。而面對競爭日益激烈的市場。時間就 是金錢，產(chǎn)品開發(fā)周期加長而導(dǎo)致開發(fā)成本加劇，也延誤了產(chǎn)品上市的時間。這不僅降低了企業(yè)在市場的競爭力 也加速了企業(yè)倒退的步伐。對于企業(yè)來說，都希望有一個有效的協(xié)調(diào)接口來加速整機的開發(fā)速度，從而提高產(chǎn)品
上傳時間： 2013-11-16
上傳用戶：chongchong1234
protel99se元件名系表
上傳時間： 2013-11-12
上傳用戶：sz_hjbf
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計算機技術(shù)的日益成熟，電子設(shè)計自動化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計思想，允許設(shè)計人員能夠從系統(tǒng)功能級或電路功能級進行產(chǎn)品或芯片的設(shè)計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設(shè)計技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設(shè)計的抽象層次，在較短時間內(nèi)設(shè)計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協(xié)作設(shè)計下的兼容性和穩(wěn)定性，已經(jīng)成為當前EDA工程中最受關(guān)注的問題。
上傳時間： 2013-10-15
上傳用戶：shen007yue
本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開始（第1～2章），圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計與建模兩條主線，講述了常用基本電路的建模與vhdl編程設(shè)計（第3章），詳細地介紹了數(shù)字通信基帶信號的編譯碼、復(fù)接與分接、同步信號提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機序列與誤碼檢測等的原理、建模與vhdl編程設(shè)計方法（第4～9章）。全書主要是基于cpld/fpga芯片和利用vhdl語言實現(xiàn)對數(shù)字通信單元及系統(tǒng)的建模與設(shè)計。 全書內(nèi)容新穎，循序漸進，概念清晰，針對性和應(yīng)用性強，既可作為高等院校通信與信息專業(yè)的高年級本科生教材或研究生的參考書，也可供科研人員及工程技術(shù)人員參考。
標簽： CPLD FPGA 數(shù)字通信 系統(tǒng)建模
上傳時間： 2014-01-03
上傳用戶：tiantian
針對一般測溫方法在進行流體多點溫度測量時存在系統(tǒng)復(fù)雜，準確度和速度難以兼顧的問題，提出了一種基于溫度-頻率（T-F）變換的測量系統(tǒng)。該系統(tǒng)使用PIC18F6722單片機控制MOS管開關(guān)陣列，使多個測點的熱敏電阻分別與TLC555構(gòu)成振蕩電路，將測點的溫度變化轉(zhuǎn)化為振蕩頻率的變化，使用8253計數(shù)芯片對TLC555的輸出信號進行測量并產(chǎn)生中斷，單片機讀取8253計數(shù)值反演為測點溫度。實驗表明，測點數(shù)目增多不會增加測量系統(tǒng)的復(fù)雜程度，通過設(shè)置8253的計數(shù)初值，可以在不改變硬件的情況下靈活選擇測量的準確度和速度，滿足了流體多點精確快速測溫的需求。同時該系統(tǒng)具備簡潔實用，成本低的優(yōu)點。
上傳時間： 2013-10-23
上傳用戶：assef
提出一種基于自適應(yīng)混沌粒子群優(yōu)化和支持向量機結(jié)合的非線性預(yù)測建模算法（ACPSO-SVR），引入ACPSO啟發(fā)式尋優(yōu)機制對SVR模型的超參數(shù)進行自動選取，在超參數(shù)取值范圍變化較大的情況下，效果明顯優(yōu)于網(wǎng)格式搜索算法。選取UCI機器學(xué)習(xí)數(shù)據(jù)庫中的Forest fires標準數(shù)據(jù)集進行測試，實驗結(jié)果表明該方法具有較高的精度和良好的泛化能力，對于解決多變量的回歸預(yù)測問題是一種有效的方法。最后給出了混合算法在碳一多相催化領(lǐng)域的兩種典型應(yīng)用，在反應(yīng)動力學(xué)模型未知的情況下建立催化劑組份模型和操作條件模型，以及基于混合算法的最優(yōu)催化劑設(shè)計框架。
上傳時間： 2013-10-23
上傳用戶：alibabamama
delphi 建模
上傳時間： 2014-11-01
上傳用戶：dengzb84
delphi 建模書
上傳時間： 2015-01-06
上傳用戶：woshiayin
數(shù)學(xué)建模若干問題的論文
標簽： 數(shù)學(xué)建模 若干問題 論文
上傳時間： 2015-01-08
上傳用戶：mpquest
華科控制系的最新交流電機講義
上傳時間： 2014-12-03
上傳用戶：nanfeicui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="0suc0"></strike>
<strike id="0suc0"></strike>
<center id="0suc0"></center>