ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實(shí)際的進(jìn)化硬件設(shè)計具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
合成孔徑雷達(dá)的實(shí)時信號處理系統(tǒng),可以分成相對獨(dú)立的幾個階段,即A/D變換和緩存、距離向預(yù)處理器、方位向預(yù)處理器、距離向壓縮處理、轉(zhuǎn)置存儲器、方位向壓縮處理、逆轉(zhuǎn)置存儲器.合成孔徑雷達(dá)預(yù)處理的目的,就是緩解高處理數(shù)據(jù)率和低傳輸數(shù)據(jù)率的矛盾,使得在不太影響成像質(zhì)量的前提下,盡量減少傳輸?shù)臄?shù)據(jù)率,有利于后續(xù)處理的硬件實(shí)現(xiàn),做到實(shí)時處理.論文結(jié)合電子所合成孔徑雷達(dá)實(shí)時成像處理系統(tǒng),設(shè)計開發(fā)了基于Xilinx Virtex-E FPGA的星載SAR高速預(yù)處理板,該信號處理板處理能力強(qiáng),結(jié)構(gòu)緊湊,運(yùn)行效率高;其硬件電路的設(shè)計思路和結(jié)構(gòu)形式有很強(qiáng)的通用性和使用價值.論文重點(diǎn)研究了預(yù)處理的核心部分—固定系數(shù)FIR濾波器的設(shè)計問題.而固定系數(shù)FIR濾波器的實(shí)現(xiàn)問題的重點(diǎn)又是FPGA內(nèi)部的固定系數(shù)FIP濾波器實(shí)現(xiàn)問題,針對FPGA內(nèi)部的查找表資源,我們選擇目前流行的分布式算法來實(shí)現(xiàn)FIR濾波器的設(shè)計.對比于預(yù)處理器中其他濾波器設(shè)計方案,基于FPGA分布式算法的FIR濾波器的設(shè)計,避免了乘累加運(yùn)算,提高了系統(tǒng)運(yùn)行的速度并且節(jié)省了大量的FPGA資源.并且由于FPGA可編程的特性,所以可以靈活的改變?yōu)V波器的系數(shù)和階數(shù).所設(shè)計的電路簡單高速,工作正常、可靠,完全滿足了預(yù)處理器設(shè)計的技術(shù)要求.隨著超大規(guī)模集成電路技術(shù),高密度存儲器技術(shù),計算機(jī)技術(shù)的發(fā)展,一個全數(shù)字化的機(jī)載實(shí)時成像處理系統(tǒng)的研制,已經(jīng)不是非常困難的事情了.而在現(xiàn)有條件下,全數(shù)字化的高分辨率星載實(shí)時成像處理系統(tǒng)的研制,將是一個非常具有挑戰(zhàn)意義的課題,論文以星載SAR的預(yù)處理器設(shè)計為例,拋磚引玉,希望對未來全數(shù)字化星載實(shí)時成像處理系統(tǒng)的研制起到一定參考價值.
上傳時間： 2013-07-03
上傳用戶：lanhuaying
隨著紅外探測技術(shù)和超大規(guī)模專用集成電路的發(fā)展，實(shí)時紅外成像系統(tǒng)得到了越來越廣泛的應(yīng)用。如何針對紅外圖像的特性對紅外圖像進(jìn)行實(shí)時處理，得到能真實(shí)反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術(shù)的研究熱點(diǎn)。針對紅外圖像在被采集后立即進(jìn)行預(yù)處理，簡化后級數(shù)字信號處理單元的繁重任務(wù)，在紅外成像技術(shù)中具有重要意義。本論文主要工作如下： (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區(qū)別進(jìn)行了闡述。 (2)簡要介紹了頻域中圖像的增強(qiáng)算法，以及圖像的灰度變換原理。 (3)通過對時域中各種算法的分析對比，以及時域處理與頻域處理的對比，選擇數(shù)種適合紅外圖像預(yù)處理的算法進(jìn)行硬件實(shí)現(xiàn)，然后再根據(jù)硬件實(shí)現(xiàn)的難易程度和算法對硬件資源的占用率，以及最終對圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點(diǎn)，采用了模塊化結(jié)構(gòu)設(shè)計，方便構(gòu)成并行運(yùn)算，充分體現(xiàn)了實(shí)時處理的要求。 (5)分析了紅外圖像灰度變換的硬件構(gòu)成，實(shí)現(xiàn)了對紅外圖像的直方圖統(tǒng)計。 (6)闡述了I2C總線標(biāo)準(zhǔn)，使用I2C總線對SAA7115視頻圖像處理芯片的控制，對模擬的紅外圖像采集、量化成數(shù)字圖像信號；由于采用SDRAM進(jìn)行數(shù)據(jù)的存儲，所以針對數(shù)據(jù)的存儲及讀取方式設(shè)計了SDRAM存儲器的控制器，將量化后的數(shù)據(jù)存儲到SDRAM存儲器。 (7)詳細(xì)闡述了圖像頻域處理的硬件實(shí)現(xiàn)方法，并特別說明了DFT的FPGA硬件構(gòu)成方法及這種方法與DSP處理器構(gòu)成方法的區(qū)別。然后針對整個系統(tǒng)的時序構(gòu)成及時序要求，采用了PLL核構(gòu)成了系統(tǒng)的時序部分，并對系統(tǒng)進(jìn)行了優(yōu)化，以提高運(yùn)行速度及減少資源占用率。
上傳時間： 2013-07-12
上傳用戶：頂?shù)弥?/p>
本文在深入分析紅外焦平面陣列熱成像系統(tǒng)工作原理的基礎(chǔ)上，根據(jù)紅外圖像處理系統(tǒng)的實(shí)際應(yīng)用，研究了相應(yīng)的圖像處理算法，為使其實(shí)時實(shí)現(xiàn)，本文對算法基于FPGA的高效硬件實(shí)現(xiàn)進(jìn)行了深入研究。首先對IRFRA器件的工作原理和讀出電路結(jié)構(gòu)進(jìn)行了分析，敘述了相應(yīng)的驅(qū)動電路設(shè)計原理和相關(guān)模擬電路的處理技術(shù)。然后，以本文設(shè)計的基于FPGA高速紅外圖像處理硬件系統(tǒng)為運(yùn)行平臺，針對紅外溫差成像圖像高背景、低對比度的特點(diǎn)和系統(tǒng)中主要存在的非均勻性圖案噪聲，研究了非均勻性校正和直方圖投影增強(qiáng)算法的實(shí)時實(shí)現(xiàn)技術(shù)。還將基于FPGA的紅外圖像處理的實(shí)現(xiàn)技術(shù)，拓展到一些空域、頻域及基于直方圖的圖像處理基本算法。其中以紅外增強(qiáng)算法作為重點(diǎn)，引入了一種易于FPGA實(shí)現(xiàn)、基于雙閾值調(diào)節(jié)、可有效改善系統(tǒng)成像質(zhì)量的增強(qiáng)算法。并在FPGA硬件平臺上成功地實(shí)現(xiàn)了該算法。最后，本系統(tǒng)還將處理后的圖像數(shù)據(jù)轉(zhuǎn)化成了全電視信號，實(shí)時地顯示在監(jiān)視器上。實(shí)驗(yàn)結(jié)果表明，本文設(shè)計的系統(tǒng)，能夠很好地完成大容量數(shù)據(jù)流的實(shí)時處理，有效地改善了圖像質(zhì)量，顯著提高了圖像顯示效果。
上傳時間： 2013-07-02
上傳用戶：AbuGe
隨著紅外焦平面陣列的不斷發(fā)展，紅外技術(shù)的應(yīng)用范圍將越來越廣泛。焦平面面陣探測器的一個最大的缺點(diǎn)是固有的非均勻性。本文首先介紹了紅外熱成像技術(shù)的發(fā)展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產(chǎn)生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補(bǔ)償?shù)姆椒ǎ瑢t外圖像處理技術(shù)做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計焦平面陣列探測器。主要研究對其輸出信號進(jìn)行非均勻性校正和圖像增強(qiáng)。最后針對這一課題編寫了基于FPGA的兩點(diǎn)校正、兩點(diǎn)加一點(diǎn)校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強(qiáng)程序，并對三種校正方法做了比較。
上傳時間： 2013-08-03
上傳用戶：qq442012091
文中簡單闡述了紅外輻射機(jī)理，論述了紅外焦平面陣列技術(shù)的發(fā)展?fàn)顩r。紅外成像系統(tǒng)，尤其是紅外焦平面陣列，由于探測器材料和制造工藝的原因，各像素點(diǎn)之間的靈敏度存在差別，甚至存在一些缺陷點(diǎn)，各個探測單元特征參數(shù)不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統(tǒng)的有效作用距離。實(shí)時非均勻性校正是提高和改善紅外圖像質(zhì)量的一項(xiàng)重要技術(shù)。 論文建立了描述其非均勻性的數(shù)學(xué)模型，分析了紅外焦平面陣列非均勻性產(chǎn)生的原因及特點(diǎn)，討論了幾種常用的非均勻性校正的方法，指出了其各自的優(yōu)缺點(diǎn)和適應(yīng)場合。 根據(jù)紅外探測器光譜響應(yīng)的特點(diǎn)和基于參考源的兩點(diǎn)溫度非均勻性校正理論，采用FPGA+DSP實(shí)現(xiàn)紅外成像系統(tǒng)實(shí)時非均勻性兩點(diǎn)校正，設(shè)計完成了相應(yīng)的紅外焦平面陣列非均勻性校正硬件電路。對該系統(tǒng)中各個模塊的功能及電路實(shí)現(xiàn)進(jìn)行了詳細(xì)的描述，并給出了相應(yīng)的結(jié)構(gòu)框圖。同時給出了該圖像處理器的部分軟件流程圖。該方法動態(tài)范圍大而且處理速度快，適用于紅外成像系統(tǒng)實(shí)時的圖像處理場合。實(shí)踐表明，該方案取得了較為滿意的結(jié)果。
上傳時間： 2013-04-24
上傳用戶：shinnsiaolin
隨著微電子技術(shù)的發(fā)展，國內(nèi)外紅外成像技術(shù)也得到了廣泛的應(yīng)用和研究。各國軍方針對現(xiàn)代戰(zhàn)爭和未來信息戰(zhàn)的新形勢，對熱成像技術(shù)提出了更高的要求，希望今后能研制出性能更佳、體積更小、分辨率和靈敏度更高、作用距離更遠(yuǎn)、價格更低的紅外成像系統(tǒng)。 CCD 成像系統(tǒng)的關(guān)鍵技術(shù)是 CCD 器件設(shè)計和圖像處理。本課題通過對CCD 圖像處理技術(shù)的研究，采用嵌入式 Nios Ⅱ+FPGA 的工作方式，充分發(fā)揮嵌入式 Nios Ⅱ處理器靈活性和 FPGA 處理速度快的優(yōu)點(diǎn)，構(gòu)建出結(jié)構(gòu)靈活、處理速度高以及功能完善的圖像處理系統(tǒng)。該系統(tǒng)能同時實(shí)時實(shí)現(xiàn)兩點(diǎn)校正算法、加權(quán)濾波算法、對比度增強(qiáng)算法以及疵點(diǎn)補(bǔ)償?shù)榷囗?xiàng)功能。 本系統(tǒng)成功應(yīng)用于國內(nèi)某研究所研制的目前國內(nèi)最大型面陣 (PtSi 512×512) CCD 焦平面探測器成像組件中，得到了良好的成像效果；同時，由該處理系統(tǒng)構(gòu)成的 InGaAs 成像組件也處于國內(nèi)領(lǐng)先水平。從長遠(yuǎn)來看，該項(xiàng)技術(shù)應(yīng)用于中電 44 所多種成像組件項(xiàng)目的研究中，推動了 PtSi 256×256、PtSi 512×512 焦平面探測器成像組件以及 4096×96TDI CCD 成像組件的工程化應(yīng)用進(jìn)程。
上傳時間： 2013-05-22
上傳用戶：元宵漢堡包
實(shí)時紅外圖像處理是紅外成像制導(dǎo)的關(guān)鍵技術(shù)。本課題來源于兵器工業(yè)部第209研究所承擔(dān)研制的紅外成像制導(dǎo)技術(shù)背景下的紅外圖像信息處理機(jī)項(xiàng)目。 本文在總結(jié)國內(nèi)外研究現(xiàn)狀的基礎(chǔ)上，做了大量紅外圖像信息處理系統(tǒng)硬件部分的設(shè)計工作。主要有以下幾點(diǎn)： 1．系統(tǒng)方案和總體結(jié)構(gòu)設(shè)計 在分析比較目前幾種主流系統(tǒng)方案后，將紅外圖像處理機(jī)設(shè)計成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作為系統(tǒng)高層算法處理的核心處理器，選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心，選用高速CPCI總線作為紅外圖像信息處理機(jī)與主機(jī)的通訊橋梁。 2．FPGA部分的設(shè)計是本課題的核心，對FPGA部分進(jìn)行了設(shè)計和調(diào)試 (1)圖像預(yù)處理模塊：FPGA負(fù)責(zé)系統(tǒng)的底層預(yù)處理算法和相應(yīng)控制。首先對采集來的圖像數(shù)據(jù)進(jìn)行中值濾波和直方圖統(tǒng)計，然后按照鏈路口(Linkport)的通信協(xié)議，將預(yù)處理后的圖像數(shù)據(jù)實(shí)時地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊：FPGA負(fù)責(zé)DSP與CPCI的接口，將DSP處理后的結(jié)果通過DSP-CPCI橋接模塊傳給主機(jī)。 聯(lián)調(diào)實(shí)驗(yàn)測試表明，實(shí)時紅外圖像信息處理成功實(shí)現(xiàn)了對典型紅外目標(biāo)的檢測、識別和跟蹤，從而驗(yàn)證系統(tǒng)核心FPGA部分的設(shè)計是成功的。
標(biāo)簽： DSPCPCI 圖像預(yù)處理 橋接設(shè)計
上傳時間： 2013-07-13
上傳用戶：gjzeus
隨著電子技術(shù)和計算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-07-28
上傳用戶：lingzhichao
計算機(jī)圖形學(xué)中真實(shí)感成像包括兩部分內(nèi)容：物體的精確圖形表示；場景中光照效果的適當(dāng)?shù)拿枋觥９庹招Чü獾姆瓷洹⑼该餍浴⒈砻婕y理和陰影。對物體進(jìn)行投影，然后再可見面上產(chǎn)生自然光照效果，可以實(shí)現(xiàn)場景的真實(shí)感顯示。光照明模型主要用于物體表面某點(diǎn)處的光強(qiáng)度計算。面繪制算法是通過光照模型中的光強(qiáng)度計算，以確定場景中物體表面的所有投影像素點(diǎn)的光強(qiáng)度。Phong明暗處理算法是生成真實(shí)感3D圖像最佳算法之一。但是由于其大量的像素級運(yùn)算和硬件難度而在實(shí)現(xiàn)實(shí)時真實(shí)感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術(shù)的發(fā)展以及對于高真實(shí)感實(shí)時圖形的需求使得Phong明暗處理算法的實(shí)現(xiàn)成為可能。利用泰勒級數(shù)近似的Fast Phong明暗處理算法適合硬件實(shí)現(xiàn)。此算法需要存儲大量數(shù)據(jù)的ROM。這增加了實(shí)現(xiàn)的難度。 本文完成了以下工作： 1、本文簡述了實(shí)時真實(shí)感圖形繪制管線，詳細(xì)敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實(shí)驗(yàn)結(jié)果表明Fast Phong明暗處理算法適用于實(shí)時真實(shí)感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結(jié)構(gòu)及其開發(fā)流程的基礎(chǔ)上，結(jié)合Xilinx公司提供的FPGA開發(fā)工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設(shè)計與實(shí)現(xiàn)。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實(shí)時真實(shí)感圖形繪制。 3、本文通過誤差分析，提出了優(yōu)化的查找表結(jié)構(gòu)。通過在FPGA上對本文所提結(jié)構(gòu)進(jìn)行驗(yàn)證。結(jié)果表明，本方案在提高速度、精度的同時將ROM的數(shù)據(jù)量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
