一些常用的運(yùn)放電路及分析。國(guó)家半導(dǎo)體公司的應(yīng)用筆記。
上傳時(shí)間： 2013-05-28
上傳用戶：YYRR
OrCAD/PSpice9偏壓點(diǎn)和直流掃描分析（歐姆定律）一、學(xué)習(xí)目的：1、使用電路繪制程序Capture繪制所須要的電路圖2、學(xué)習(xí)偏壓點(diǎn)分析
標(biāo)簽： PSpice OrCAD 偏壓 直流掃描分析
上傳時(shí)間： 2013-04-24
上傳用戶：xfbs821
應(yīng)用EDA 技術(shù)仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應(yīng)用, 給出了仿真實(shí)
上傳時(shí)間： 2013-07-27
上傳用戶：變形金剛
逆變控制器的發(fā)展經(jīng)歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統(tǒng)，并從數(shù)模混合電路過(guò)渡到純數(shù)字控制的歷程。但是，通用微處理芯片是為一般目的而設(shè)計(jì)，存在一定局限。為此，近幾年來(lái)逆變器專用控制芯片（ASIC）實(shí)現(xiàn)技術(shù)的研究越來(lái)越受到關(guān)注，已成為逆變控制器發(fā)展的新方向之一。本文利用一個(gè)成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實(shí)現(xiàn)技術(shù)，依次對(duì)專用芯片的系統(tǒng)功能劃分，硬件算法，全系統(tǒng)的硬件設(shè)計(jì)及優(yōu)化，流水線操作和并行化，芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。首先引述了單相電壓型PWM逆變器連續(xù)時(shí)間和離散時(shí)間的數(shù)學(xué)模型，以及基于極點(diǎn)配置的單相電壓型PWM逆變器電流內(nèi)環(huán)電壓外環(huán)雙閉環(huán)控制系統(tǒng)的設(shè)計(jì)過(guò)程，同時(shí)給出了仿真結(jié)果，仿真表明此系統(tǒng)具有很好的動(dòng)、靜態(tài)性能，并且具有自動(dòng)限流功能，提高了系統(tǒng)的可靠性。緊接著分析了FPGA器件的特征和結(jié)構(gòu)。在給出本芯片應(yīng)用目標(biāo)的基礎(chǔ)上，制定了FPGA目標(biāo)器件的選擇原則和芯片的技術(shù)規(guī)格，完成了器件選型及相關(guān)的開發(fā)環(huán)境和工具的選取。然后系統(tǒng)闡述了復(fù)雜FPGA設(shè)計(jì)的設(shè)計(jì)方法學(xué)，詳細(xì)介紹了基于FPGA的ASIC設(shè)計(jì)流程，概要介紹了僅使用QuartusII的開發(fā)流程，以及Modelsim、SynplifyPro、QuartusII結(jié)合使用的開發(fā)流程。在此基礎(chǔ)上，進(jìn)行了芯片系統(tǒng)功能劃分，針對(duì)：DDS標(biāo)準(zhǔn)正弦波發(fā)生器，電壓電流雙環(huán)控制算法單元，硬件PI算法單元，SPWM產(chǎn)生器，三角波發(fā)生器，死區(qū)控制器，數(shù)據(jù)流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設(shè)計(jì)。分析了全數(shù)字鎖相環(huán)的結(jié)構(gòu)和模型，以此為基礎(chǔ)，設(shè)計(jì)了一種應(yīng)用于逆變器的，用比例積分方法替代傳統(tǒng)鎖相系統(tǒng)中的環(huán)路濾波，用相位累加器實(shí)現(xiàn)數(shù)控振蕩器（DCO）功能的高精度二階全數(shù)字鎖相環(huán)（DPLL）。分析了“流水線操作”等設(shè)計(jì)優(yōu)化問(wèn)題，并針對(duì)逆變器控制系統(tǒng)中，控制系統(tǒng)算法呈多層結(jié)構(gòu)，且層與層之間還有數(shù)據(jù)流聯(lián)系，其執(zhí)行順序和數(shù)據(jù)流的走向較為復(fù)雜，不利于直接采用流水線技術(shù)進(jìn)行設(shè)計(jì)的特點(diǎn)，提出一種全新的“分層多級(jí)流水線”設(shè)計(jì)技術(shù)，有效地解決了復(fù)雜控制系統(tǒng)的流水線優(yōu)化設(shè)計(jì)問(wèn)題。本文最后對(duì)芯片運(yùn)行穩(wěn)定性等問(wèn)題進(jìn)行了初步研究。指出了設(shè)計(jì)中的“競(jìng)爭(zhēng)冒險(xiǎn)”和飽受困擾之苦的“亞穩(wěn)態(tài)”問(wèn)題，分析了產(chǎn)生機(jī)理，并給出了常用的解決措施。
上傳時(shí)間： 2013-05-28
上傳用戶：ice_qi
本論文主要對(duì)無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來(lái)無(wú)線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無(wú)線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無(wú)線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無(wú)線信道的特性較復(fù)雜，因此在無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下：第一章介紹了無(wú)線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開發(fā)流程以及實(shí)際開發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無(wú)線擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間： 2013-07-07
上傳用戶：時(shí)代電子小智
Turbo碼是一類并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。 本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。
上傳時(shí)間： 2013-04-24
上傳用戶：shanml
周立功公司做的一個(gè)μCOS-II微小內(nèi)核分析的PPT.是初學(xué)很好一個(gè)資料，多的就不說(shuō)了，下了就知道.
上傳時(shí)間： 2013-07-07
上傳用戶：66wji
基于ProtelDXP的信號(hào)完整性分析基于ProtelDXP的信號(hào)完整性分析基于ProtelDXP的信號(hào)完整性分析基于ProtelDXP的信號(hào)完整性分析基于ProtelDXP的信號(hào)完整性分析
標(biāo)簽： ProtelDXP 信號(hào)完整性 分
上傳時(shí)間： 2013-04-24
上傳用戶：CETM008
基于Altium Designer的信號(hào)完整性分析教程
標(biāo)簽： Designer Altium 信號(hào)完整性 分
上傳時(shí)間： 2013-07-28
上傳用戶：極客
隨著通信、網(wǎng)絡(luò)等技術(shù)的不斷發(fā)展，對(duì)車內(nèi)（機(jī)內(nèi)）通話系統(tǒng)提出了更高的要求。本文以軍用車內(nèi)通話系統(tǒng)為主要應(yīng)用背景，實(shí)現(xiàn)對(duì)現(xiàn)有車內(nèi)通話系統(tǒng)的升級(jí)和改造，主要涉及系統(tǒng)結(jié)構(gòu)、軟件流程、相關(guān)接口及通信協(xié)議等內(nèi)容。 早期模擬車內(nèi)通話系統(tǒng)已經(jīng)不能滿足數(shù)字化建設(shè)的需要。現(xiàn)役的數(shù)字式車內(nèi)通話系統(tǒng)普遍功能單一，不具備數(shù)據(jù)傳輸?shù)裙δ堋６蚁到y(tǒng)組成單體設(shè)備種類多、接口不統(tǒng)一、兼容性差，較難實(shí)現(xiàn)通用化設(shè)計(jì)。 本文提出一種基于ARM+DSP架構(gòu)的多功能車內(nèi)通話系統(tǒng)。主要由多個(gè)語(yǔ)音終端、一個(gè)主控盒以及頭戴通信帽等硬件組成，最大可支持車內(nèi)16個(gè)乘員之間通話，具有群呼、組呼、選呼、強(qiáng)呼、數(shù)據(jù)傳輸?shù)裙δ埽到y(tǒng)內(nèi)乘員還可以通過(guò)主控盒與車外網(wǎng)絡(luò)的用戶進(jìn)行通話或通信。 論文共分七章，主要內(nèi)容包括：（1）車內(nèi)通話系統(tǒng)的國(guó)內(nèi)外發(fā)展現(xiàn)狀和趨勢(shì)；（2）語(yǔ)音終端系統(tǒng)設(shè)計(jì)，包括軟硬件實(shí)現(xiàn)、通信協(xié)議等；（3）語(yǔ)音終端設(shè)計(jì)中幾個(gè)關(guān)鍵技術(shù)的分析和研究。 本文設(shè)計(jì)的語(yǔ)音終端話音質(zhì)量高，擴(kuò)展功能強(qiáng)大，成本相對(duì)低廉，除適合在軍用通信領(lǐng)域外，在商用領(lǐng)域也具有良好的市場(chǎng)前景。
上傳時(shí)間： 2013-05-17
上傳用戶：TF2015
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
