運用PROTEL DXP 2004設(shè)計的項目“單管放大”視頻教學(xué)，完整展現(xiàn)了從原理圖到PCB的過程
上傳時間： 2013-11-25
上傳用戶：龍飛艇
創(chuàng)建PCB元件管腳封裝
上傳時間： 2014-12-24
上傳用戶：chenjjer
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計為例，簡單介紹一下PCB仿真軟件在設(shè)計中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設(shè)計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)?，F(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因為時鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因為我們最關(guān)心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計要求，但有一點需注意，就是寫數(shù)據(jù)時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
PCB布線對PCB的電磁兼容性影響很大，為了使PCB上的電路正常工作，應(yīng)根據(jù)本文所述的約束條件來優(yōu)化布線以及元器件/接頭和某些IC所用去耦電路的布局PCB材料的選擇通過合理選擇PCB的材料和印刷線路的布線路徑，可以做出對其它線路耦合低的傳輸線。當(dāng)傳輸線導(dǎo)體間的距離d小于同其它相鄰導(dǎo)體間的距離時，就能做到更低的耦合，或者更小的串?dāng)_（見《電子工程專輯》2000 年第1 期"應(yīng)用指南"）。設(shè)計之前，可根據(jù)下列條件選擇最經(jīng)濟的PCB形式：對EMC的要求·印制板的密集程度·組裝與生產(chǎn)的能力·CAD 系統(tǒng)能力·設(shè)計成本·PCB的數(shù)量·電磁屏蔽的成本當(dāng)采用非屏蔽外殼產(chǎn)品結(jié)構(gòu)時，尤其要注意產(chǎn)品的整體成本/元器件封裝/管腳樣式、PCB形式、電磁場屏蔽、構(gòu)造和組裝），在許多情況下，選好合適的PCB形式可以不必在塑膠外殼里加入金屬屏蔽盒。
標(biāo)簽： pcb 電磁兼容設(shè)計
上傳時間： 2013-11-01
上傳用戶：dddddd
結(jié)合功率MOSFET管不同的失效形態(tài)，論述了功率MOSFET管分別在過電流和過電壓條件下?lián)p壞的模式，并說明了產(chǎn)生這樣的損壞形態(tài)的原因，也分析了功率MOSFET管在關(guān)斷及開通過程中發(fā)生失效形態(tài)的差別，從而為失效在關(guān)斷或在開通過程中發(fā)生損壞提供了判斷依據(jù)。給出了測試過電流和過電壓的電路圖。同時分析了功率MOSFET管在動態(tài)老化測試中慢速開通、在電池保護電路應(yīng)用中慢速關(guān)斷及較長時間工作在線性區(qū)時損壞的形態(tài)。最后，結(jié)合實際應(yīng)用，論述了功率MOSFET通常會產(chǎn)生過電流和過電壓二種混合損壞方式損壞機理和過程。
標(biāo)簽： MOSFET 開關(guān)電源 功率 分
上傳時間： 2013-11-14
上傳用戶：dongqiangqiang
帶數(shù)碼管顯示的 移動電源原理圖
上傳時間： 2013-10-21
上傳用戶：拔絲土豆
電路如果存在不穩(wěn)定性因素，就有可能出現(xiàn)振蕩。本文對比分析了傳統(tǒng)LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設(shè)計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結(jié)果在Cadence平臺基上于CSMC0.5um工藝對電路進行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當(dāng)在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz
標(biāo)簽： LDO 無片外電容 穩(wěn)定性分析
上傳時間： 2014-12-24
上傳用戶：wangjin2945
通俗易懂的介紹MOS管和使用方法
上傳時間： 2014-08-23
上傳用戶：woshinimiaoye
開關(guān)電源，電機驅(qū)動用MOS管：2SK2843
上傳時間： 2013-10-27
上傳用戶：wsf950131
SCR三相調(diào)壓觸發(fā)電路已有不少設(shè)計與應(yīng)用，文中提出了一種簡化的基于STM32的調(diào)壓觸發(fā)電路設(shè)計方案，并完成了系統(tǒng)的軟硬件設(shè)計。該設(shè)計主要采用了光電隔離并利用三相電源自身的相間換流特性，只用三組觸發(fā)信號就可以達到控制六只晶閘管導(dǎo)通角的作用。軟件部分采用了STM32芯片多個高性能定時器及周邊AD接口，完成了高精度觸發(fā)信號發(fā)生、PID控制調(diào)壓等功能。通過實驗表明該系統(tǒng)簡便可靠，達到了設(shè)計要求。
標(biāo)簽： STM 32 晶閘管 三相調(diào)壓電路
上傳時間： 2013-10-21
上傳用戶：wfymay
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
