匯編計數器實例，提供了具體的分析，代碼等等，匯編愛好者必備！！（推薦）
標簽： 匯編 計數器
上傳時間： 2014-01-25
上傳用戶：王小奇
這是一個XML記數器,可用做網頁設計中計數器無需解壓密碼
標簽： XML 記數 網頁設計 密碼
上傳時間： 2013-12-30
上傳用戶：ljmwh2000
IC卡操作軟件:AT88SCl604芯片的操作模式有五種。它們是通過配PGM、RST、CLK等引腳信號及內部地址計數器(IAC)的狀態組合來實現。 (1) 芯片復位操作： AT88SCl604有兩種復位方式:上電復位和控制復位。 上電復位： 上電復位是當芯片加電時的最初狀態。上電復位屬于芯片 內部復位。它將使芯片內部所有的隱含標志復位到"0"狀態。并使地址計數器復位到0位。 控制復位： 當CLK為低時，在RST腳上的一個下降沿將便芯片產生復位操作。 控制復位是將地址計數器復位到0位，而不影響任何內部標志的狀態。
標簽： 604 SCl AT 88
上傳時間： 2015-03-27
上傳用戶：我們的船長
電子拔河游戲的實現, 二極管,移位寄存器和計數器的實現
標簽： 電子 二極管 移位寄存器 計數器
上傳時間： 2014-12-01
上傳用戶：yzy6007
減1計數器 一、設計要求 用Verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能，可以進行自增和自減計數，其計數周期為2^N（N為二進制位數）。 二、設計原理 輸入/輸出說明： d：異步置數數據輸入； q：當前計數器數據輸出； clock：時鐘脈沖； count_en：計數器計數使能控制（1：計數/0：停止計數）； updown：計數器進行自加/自減運算控制（1：自加/0：自減）； load_d
標簽： Verilog 計數器 HDL 減
上傳時間： 2015-03-28
上傳用戶：zycidjl
這是一個Flash制作的綜合搜索引擎實例！ 上面加了個Flash計數器！下載后有Fla源文件，
標簽： Flash Fla 搜索引擎
上傳時間： 2013-12-26
上傳用戶：zhangliming420
一元稀疏多項式計算器[加法和乘法] 問題描述： 設計一元系數多項式計數器實現兩個多項式間的加法、減法。 基本要求： （1） 輸入并建立多項式 （2） 輸出多項式，輸出形式為整數序列：n，c1，e1，c2，e2……cn，en，其中n是多項式的項數，ci，ei分別為第i項的系數和指數。序列按指數降序排列。 （3） 多項式a和b相加，建立多項式a+b，輸出相加的多項式。 （4） 多項式a和b相減，建立多項式a-b，輸出相減的多項式。 用帶表頭結點的單鏈表存儲多項式。 測試數據： (1) (2x+5x8-3.1x11)+(7-5x8+11x9) (2) (6x-3-x+4.4x2-1.2x9)-(-6x-3+5.4x2+7.8x15) (3) (x+x2+x3)+0 (4) (x+x3)-(-x-x-3)
標簽： 多項式 加法 稀疏 乘法
上傳時間： 2013-12-03
上傳用戶：561596
大學計算機數字邏輯實驗作業 用Multisim仿真軟件編寫 計數器 用雙D觸發器74Ls74構成四位二進制串行計數器 二分頻計數原理
標簽： Multisim 74 計數器 Ls
上傳時間： 2014-01-21
上傳用戶：wyc199288
用vhdl實現24小時計數器，方法簡單實用。 仿真環境MAXPLUS-
標簽： vhdl 計數器
上傳時間： 2013-12-27
上傳用戶：luopoguixiong
這是我在學習過程中編的數字鐘的原程序,含各種時鐘模塊,以及計數器,累加器等,可以直接下載,已經編譯通過!
標簽： 過程 數字 程序
上傳時間： 2015-04-04
上傳用戶：waitingfy
蟲蟲下載站版權所有 京ICP備2021023401號-1
<noscript id="6sqmw"></noscript>
