久久69国产一区二区蜜臀,欧美精品七区,欧美日韩国产一级片

終端工具

環(huán)形線圈車(chē)檢器防誤檢技術(shù)研究.rar

為了解決現(xiàn)有環(huán)形線圈車(chē)檢器在工程應(yīng)用中出現(xiàn)的誤檢問(wèn)題，尤其是對(duì)同一輛大車(chē)的多次誤觸發(fā)問(wèn)題，本文深入研究導(dǎo)致誤檢現(xiàn)象的具體原因，并在這基礎(chǔ)上提出了一套軟硬件的解決方法，以減少誤觸發(fā)現(xiàn)象，提高檢測(cè)的準(zhǔn)確率。為了方便測(cè)量與調(diào)試，本文設(shè)計(jì)了一個(gè)PC端軟件。它與實(shí)驗(yàn)室原有的頻率采集工具一塊配合工作，能實(shí)時(shí)而直觀地察看車(chē)檢器的工作狀況，從而有利于實(shí)驗(yàn)數(shù)據(jù)的采集與問(wèn)題分析。通過(guò)實(shí)驗(yàn)分析，本文總結(jié)了誤檢現(xiàn)象的若干情形，以及導(dǎo)致誤檢問(wèn)題的主要原因。針對(duì)上述分析的發(fā)現(xiàn)—車(chē)檢器采用的單一閾值法不能適應(yīng)復(fù)雜的應(yīng)用環(huán)境，本文對(duì)檢測(cè)算法作了改進(jìn)：對(duì)車(chē)輛到達(dá)的檢測(cè)，仍采用單一閾值法；對(duì)車(chē)輛離開(kāi)的檢測(cè)，則采用平坦性判定法。后者利用了在車(chē)輛離開(kāi)時(shí)，線圈頻率從非平坦變?yōu)槠教惯@一特征。它有簡(jiǎn)單、易移植和防誤檢的特點(diǎn)。為了從應(yīng)用層面解決問(wèn)題，本文設(shè)計(jì)了一種基于改進(jìn)算法的車(chē)檢器。與同類(lèi)車(chē)檢器相比，它除了集成上述車(chē)檢算法外，還提供一個(gè)RS-232的測(cè)試端口，按一定的數(shù)據(jù)協(xié)議與PC端的診斷軟件通訊，能夠幫助現(xiàn)場(chǎng)測(cè)試工作的開(kāi)展。本文還利用了新車(chē)檢器做了兩組的實(shí)驗(yàn)：實(shí)驗(yàn)室環(huán)境與高速公路車(chē)輛檢測(cè)現(xiàn)場(chǎng)環(huán)境下的實(shí)驗(yàn)。第一組驗(yàn)證了改進(jìn)算法的防誤檢性能，并計(jì)算它的檢測(cè)延遲。其中檢測(cè)延遲的計(jì)算，有助于協(xié)調(diào)車(chē)輛檢測(cè)系統(tǒng)中線圈、車(chē)檢器與攝像頭三者間的工作。第二組驗(yàn)證了新車(chē)檢器的檢測(cè)性能，包括識(shí)別和延遲兩方面內(nèi)容。兩組實(shí)驗(yàn)結(jié)果都證實(shí)了改進(jìn)算法的實(shí)用價(jià)值。

標(biāo)簽： 環(huán)形技術(shù)研究線圈

上傳時(shí)間： 2013-06-16

上傳用戶：1406054127
基于H264的視頻壓縮算法在DM642上的實(shí)現(xiàn).rar

H．264/AVC規(guī)范是由國(guó)際電聯(lián)(ITU-T)和國(guó)際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個(gè)特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯(cuò)能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯(cuò)誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來(lái)的代價(jià)是復(fù)雜度極高的編碼過(guò)程，尤其是在嵌入式系統(tǒng)中實(shí)現(xiàn)具有很大的挑戰(zhàn)性。本文主要介紹了基于H.264標(biāo)準(zhǔn)的開(kāi)源代碼T264向DM642平臺(tái)的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實(shí)現(xiàn)方法實(shí)現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡(jiǎn)便易行，效果良好；底層的實(shí)現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實(shí)現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對(duì)DM642和H.264有很深刻的理解。目前本設(shè)計(jì)已成功完成H.264.算法在DM642開(kāi)發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計(jì)還繼續(xù)使用優(yōu)化后的編碼器實(shí)現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開(kāi)發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。

標(biāo)簽： H264 642 DM

上傳時(shí)間： 2013-06-23

上傳用戶：qqiang2006
本質(zhì)安全型單端反激變換器的分析與設(shè)計(jì).rar

應(yīng)用于煤礦、石化等易燃易爆環(huán)境的電子設(shè)備必須滿足防爆的要求，本質(zhì)安全型是最佳的防爆形式。本質(zhì)安全型開(kāi)關(guān)電源具有重量輕、體積小、制造工藝簡(jiǎn)單、成本低、安全性能高等優(yōu)點(diǎn)，因而具有廣闊的發(fā)展前景。單端反激變換器是開(kāi)關(guān)變換器的一種基本的拓?fù)浣Y(jié)構(gòu)，在實(shí)際中應(yīng)用比較廣泛，因此對(duì)單端反激變換器進(jìn)行本質(zhì)安全特性分析是本質(zhì)安全開(kāi)關(guān)電源設(shè)計(jì)的重要基礎(chǔ)。本質(zhì)安全型開(kāi)關(guān)變換器的設(shè)計(jì)，主要是對(duì)變換器中的儲(chǔ)能元件進(jìn)行設(shè)計(jì)，即變換器中的電感和輸出濾波電容進(jìn)行設(shè)計(jì)。本文對(duì)變換器的靜態(tài)特性進(jìn)行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個(gè)動(dòng)態(tài)范圍內(nèi)的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對(duì)單端反激變換器的本質(zhì)安全特性進(jìn)行了分析，得出輸出本質(zhì)安全型單端反激變換器的非爆炸判斷方法，并通過(guò)安全火花試驗(yàn)裝置對(duì)變換器進(jìn)行爆炸性試驗(yàn)，驗(yàn)證了輸出本安判據(jù)的正確性。得出輸出本質(zhì)安全型單端反激變換器的設(shè)計(jì)方法，以同時(shí)滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質(zhì)安全型單端反激變換器電感、電容參數(shù)的設(shè)計(jì)范圍。給出了具體實(shí)例，并進(jìn)行仿真和試驗(yàn)研究，仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性和設(shè)計(jì)方法的可行性。

標(biāo)簽： 本質(zhì)安全單端反激分

上傳時(shí)間： 2013-06-25

上傳用戶：水中浮云
51單片機(jī)常用工具包.rar

51常用的一些工具包括時(shí)鐘計(jì)算，等等

標(biāo)簽： 51單片機(jī) 工具包

上傳時(shí)間： 2013-07-05

上傳用戶：
ARM開(kāi)發(fā)工具ADS原理與應(yīng)用.part1.rar

介紹ARM的調(diào)試方法，及ARM開(kāi)發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì)，共三部分)

標(biāo)簽： part ARM ADS

上傳時(shí)間： 2013-07-24

上傳用戶：www123lll
ARM開(kāi)發(fā)工具ADS原理與應(yīng)用.part2.rar

介紹ARM的調(diào)試方法，及ARM開(kāi)發(fā)工具ads的原理與應(yīng)用(講的很詳細(xì)，共三部分)

標(biāo)簽： part ARM ADS

上傳時(shí)間： 2013-05-29

上傳用戶：zhuoying119
基于ARM9的嵌入式Linux開(kāi)發(fā)平臺(tái)構(gòu)建與Boa的實(shí)現(xiàn).rar

隨著計(jì)算機(jī)技術(shù)、通信技術(shù)的飛速發(fā)展和3C(計(jì)算機(jī)、通信、消費(fèi)電子)的融合，嵌入式系統(tǒng)已經(jīng)滲透到各個(gè)領(lǐng)域。在32位嵌入式微處理器市場(chǎng)上，基于ARM(Advanced RISC Machine)內(nèi)核的微處理器在市場(chǎng)上處于絕對(duì)的領(lǐng)導(dǎo)地位，因此追蹤ARM技術(shù)的發(fā)展趨勢(shì)顯得尤為重要。在嵌入式操作系統(tǒng)的選擇上，Linux一直因其內(nèi)核精簡(jiǎn)、代碼開(kāi)放、易于移植等特點(diǎn)受到廣大嵌入式系統(tǒng)工程師的青睞。另外，嵌入式系統(tǒng)一旦具備網(wǎng)絡(luò)接入功能，其信息處理能力更加強(qiáng)大，因此有必要為嵌入式系統(tǒng)構(gòu)建Web服務(wù)器。本文主要目的是研究基于ARM的嵌入式Linux開(kāi)發(fā)平臺(tái)構(gòu)建，并在此基礎(chǔ)上進(jìn)行網(wǎng)絡(luò)應(yīng)用程序的開(kāi)發(fā)。文章深入剖析了ARM9的體系結(jié)構(gòu)，介紹了基于ARM9的S3C2410開(kāi)發(fā)板的特性及資源；闡述了嵌入式操作系統(tǒng)的相關(guān)知識(shí)及嵌入式Linux移植的基本方法；搭建了移植所需要的開(kāi)發(fā)環(huán)境，主要包括在宿主機(jī)Linux操作系統(tǒng)下編譯arm-linux交叉編譯工具等；然后詳細(xì)闡述了嵌入式Linux開(kāi)發(fā)平臺(tái)的構(gòu)建過(guò)程，包括對(duì)BootLoader的分析和移植，Linux2.6內(nèi)核的結(jié)構(gòu)分析、代碼修改以及內(nèi)核裁減、配置和移植，網(wǎng)卡驅(qū)動(dòng)程序的移植，以及根文件系統(tǒng)的創(chuàng)建。按文中提供的方法和技巧可以很方便的建立一個(gè)ARM-Linux開(kāi)發(fā)平臺(tái)。文章最后給出了基于所建平臺(tái)的網(wǎng)絡(luò)應(yīng)用，即在上述所建的軟硬件平臺(tái)上創(chuàng)建Web服務(wù)器Boa，并基于Boa進(jìn)行應(yīng)用開(kāi)發(fā)。最終實(shí)現(xiàn)了基于Boa嵌入式Web服務(wù)器的服務(wù)器端表單處理程序，實(shí)現(xiàn)了PC機(jī)與目標(biāo)板的動(dòng)態(tài)網(wǎng)頁(yè)交互功能，并且，通過(guò)PC機(jī)IE瀏覽器可以直接控制目標(biāo)板上的硬件和可執(zhí)行程序，以實(shí)現(xiàn)對(duì)目標(biāo)板的遠(yuǎn)程監(jiān)控功能。

標(biāo)簽： Linux ARM9 Boa

上傳時(shí)間： 2013-04-24

上傳用戶：kernaling
基于CCSDS標(biāo)準(zhǔn)的幀同步算法研究及其FPGA實(shí)現(xiàn).rar

隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對(duì)空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來(lái)越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過(guò)幀同步。對(duì)衛(wèi)星基帶信號(hào)處理來(lái)說(shuō)，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個(gè)衛(wèi)星基帶信號(hào)處理的結(jié)果。 @@ 本設(shè)計(jì)在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語(yǔ)言及ISE9．2i開(kāi)發(fā)平臺(tái)在基于FPGA的硬件平臺(tái)上設(shè)計(jì)并實(shí)現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動(dòng)及模糊度問(wèn)題。在此基礎(chǔ)之上，針對(duì)兩路合路輸入時(shí)可能存在的兩路輸入不同步或幀滑動(dòng)在兩路中分布不均勻問(wèn)題，設(shè)計(jì)實(shí)現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對(duì)上述算法進(jìn)行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計(jì)要求。 @@ 本論文首先介紹了課題研究的背景及國(guó)內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對(duì)單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計(jì)及實(shí)現(xiàn)過(guò)程進(jìn)行了詳細(xì)說(shuō)明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對(duì)論文工作進(jìn)行了總結(jié)和展望，分析了其中存在的問(wèn)題及需要改進(jìn)的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動(dòng)

標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)

上傳時(shí)間： 2013-06-11

上傳用戶：liglechongchong
FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類(lèi)電子和車(chē)用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程

上傳時(shí)間： 2013-05-15

上傳用戶：shawvi
SATA協(xié)議分析及其FPGA實(shí)現(xiàn).rar

并行總線PATA從設(shè)計(jì)至今已快20年歷史，如今它的缺陷已經(jīng)嚴(yán)重阻礙了系統(tǒng)性能的進(jìn)一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤(pán)接口總線，采用點(diǎn)對(duì)點(diǎn)方式進(jìn)行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗(yàn)單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲(chǔ)領(lǐng)域廣泛應(yīng)用，但國(guó)內(nèi)尚無(wú)獨(dú)立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設(shè)計(jì)面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。本論文對(duì)協(xié)議進(jìn)行了詳細(xì)的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層；介紹了實(shí)現(xiàn)該IPCORE所選擇的開(kāi)發(fā)工具、開(kāi)發(fā)語(yǔ)言和所選用的芯片；在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計(jì)，并對(duì)各個(gè)部分的設(shè)計(jì)予以分別闡述，并編碼實(shí)現(xiàn)；最后進(jìn)行綜合和測(cè)試。采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實(shí)現(xiàn)了1.5Gbps的串行傳輸鏈路；設(shè)計(jì)滿足協(xié)議需求、適合FPGA設(shè)計(jì)的并行結(jié)構(gòu)，實(shí)現(xiàn)了多狀態(tài)機(jī)的協(xié)同工作：在高速設(shè)計(jì)中，使用了流水線方法進(jìn)行并行設(shè)計(jì)，以提高速度，考慮到系統(tǒng)不同部分復(fù)雜度的不同，設(shè)計(jì)采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進(jìn)行片上調(diào)試與測(cè)試，使得調(diào)試工作方便快捷、測(cè)試數(shù)據(jù)準(zhǔn)確；嚴(yán)格按照SATA1.0a協(xié)議實(shí)現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計(jì)。最終測(cè)試數(shù)據(jù)表明，本論文設(shè)計(jì)的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計(jì)中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點(diǎn)，在固態(tài)電子硬盤(pán)SSD(Solid-State Disk)開(kāi)發(fā)中應(yīng)用本設(shè)計(jì)，將使開(kāi)發(fā)變得方便快捷，更能夠適應(yīng)市場(chǎng)需求。

標(biāo)簽： SATA FPGA 協(xié)議分析

上傳時(shí)間： 2013-06-21

上傳用戶：xzt