99久久精品费精品国产风间由美,欧美极品第一页,青青草国产精品

統(tǒng)(tǒng)計(jì)(jì)模型

DVB-T機(jī)頂盒原理圖及PCB

DVB-T機(jī)頂盒原理圖及PCB,文件中帶有原理圖與PCB，可以用PADS打開，希望學(xué)習(xí)硬件的可以好好學(xué)習(xí)學(xué)習(xí)一下哦，想做參考設(shè)計(jì)的請(qǐng)您仔細(xì)核對(duì)一下，不保證原理圖里面沒有bug,但是學(xué)習(xí)之用還是可以的^_^

標(biāo)簽： DVB-T PCB 機(jī)頂盒原理圖

上傳時(shí)間： 2013-06-11

上傳用戶：624971116
PWM控制器SG3525的兩種宏模型

給出了SG3525的兩種宏模型，以及如何建模！

標(biāo)簽： 3525 PWM SG 控制器

上傳時(shí)間： 2013-04-24

上傳用戶：@小小羊
ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)

·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....

標(biāo)簽： ITU-T nbsp 729 vod

上傳時(shí)間： 2013-05-20

上傳用戶：Garfield
J-Link用戶手冊(cè)(中文)

J-Link用戶手冊(cè)(中文)，是學(xué)習(xí)ARM開發(fā)的好東知。

標(biāo)簽： J-Link 用戶手冊(cè)

上傳時(shí)間： 2013-04-24

上傳用戶：mingaili888
clue-s模型

模型區(qū)域土地利用變化，協(xié)調(diào)土地利用需求與布局。

標(biāo)簽： clue-s 模型

上傳時(shí)間： 2013-06-22

上傳用戶：ainimao
《COM技術(shù)內(nèi)幕（微軟組件對(duì)象模型）》

·詳細(xì)說明：《COM技術(shù)內(nèi)幕（微軟組件對(duì)象模型）》清華大學(xué)出版社

標(biāo)簽： COM 微軟對(duì)象模型

上傳時(shí)間： 2013-05-26

上傳用戶：hn891122
ITU-T H.263視頻編解碼協(xié)議的最新標(biāo)準(zhǔn)文檔

·ITU-T H.263視頻編解碼協(xié)議的最新標(biāo)準(zhǔn)文檔

標(biāo)簽： ITU-T nbsp 263 視頻編解碼

上傳時(shí)間： 2013-07-16

上傳用戶：f1364628965
有源濾波器Matlab仿真模型

基于瞬時(shí)無功功率理論、滯環(huán)電流控制的三相電力有源濾波器Matlab仿真模型

標(biāo)簽： Matlab 有源濾波器仿真模型

上傳時(shí)間： 2013-04-24

上傳用戶：teddysha
基于FPGA模型化設(shè)計(jì)的雷達(dá)信號(hào)

隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)在雷達(dá)信號(hào)處理中有著重要地位。模型化設(shè)計(jì)是一種自頂向下的面向FPGA的快速原型驗(yàn)證法，它不僅降低了FPGA設(shè)計(jì)門檻，而且縮短了開發(fā)周期，提高了設(shè)計(jì)效率。這使得FPGA模型化設(shè)計(jì)成為了FPGA系統(tǒng)設(shè)計(jì)的發(fā)展趨勢(shì)。本文針對(duì)常見雷達(dá)信號(hào)處理模塊的FPGA模型化實(shí)現(xiàn)，在以下幾個(gè)方面展開研究：首先對(duì)基于FPGA的模型化設(shè)計(jì)方法進(jìn)行了研究，給出了模型化設(shè)計(jì)方法的發(fā)展現(xiàn)狀和趨勢(shì)，并對(duì)本文中使用的模型化設(shè)計(jì)方法的軟件工具System Generator和AccelDSP進(jìn)行了介紹。其次使用這兩種軟件工具對(duì)FIR濾波器進(jìn)行了模型化設(shè)計(jì)并同RTL(寄存器傳輸級(jí))設(shè)計(jì)方法進(jìn)行對(duì)比，全面分析了模型化設(shè)計(jì)方法和RTL設(shè)計(jì)方法的優(yōu)缺點(diǎn)。然后在簡(jiǎn)明闡述雷達(dá)信號(hào)處理原理的基礎(chǔ)上，使用System Generator對(duì)數(shù)字下變頻(DDC)、脈沖壓縮、動(dòng)目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達(dá)信號(hào)處理模塊進(jìn)行了自頂向下的模型化設(shè)計(jì)。在Simulink中進(jìn)行了功能仿真驗(yàn)證，生成了HDL代碼，并在Xilinx FPGA中進(jìn)行了RTL的時(shí)序仿真分析。關(guān)鍵詞：雷達(dá)信號(hào)處理 FPGA 模型化設(shè)計(jì) System Generator AccelDSP

標(biāo)簽： FPGA 模型雷達(dá)信號(hào)

上傳時(shí)間： 2013-07-25

上傳用戶：zhangsan123
T.264源代碼(基于VC開發(fā)環(huán)境最新版本)

·T.264源代碼(基于VC開發(fā)環(huán)境最新版本)

標(biāo)簽： nbsp 264 源代碼 VC開發(fā)環(huán)境

上傳時(shí)間： 2013-06-25

上傳用戶：zhangyi99104144