汽車行駛記錄儀是對車輛行駛速度、時(shí)間、里程以及有關(guān)車輛行駛的其他狀態(tài)信息進(jìn)行記錄、存儲并可通過接口實(shí)現(xiàn)數(shù)據(jù)輸出的數(shù)字式電子記錄裝置。汽車行駛記錄儀的使用，對遏止疲勞駕駛、車輛超速等交通違章、約束駕駛?cè)藛T的不良駕駛行為、保障車輛行駛安全以及道路交通事故的分析鑒定具有重要的作用。一個(gè)完整的汽車行駛記錄儀系統(tǒng)包括車載主機(jī)和上位機(jī)管理分析軟件兩部份。 在嵌入式技術(shù)被廣泛運(yùn)用的今天，我國現(xiàn)在應(yīng)用的汽車行駛記錄儀仍然多是運(yùn)用8位或者16位單片機(jī)作為處理器，采用匯編語言，結(jié)構(gòu)簡單功能單一。為了使嵌入式技術(shù)也在汽車行駛記錄儀中得到運(yùn)用，同時(shí)為了滿足我國《汽車行駛記錄儀》GB/T 19056-2003標(biāo)準(zhǔn)要求，并與國際IEEE 1616標(biāo)準(zhǔn)接軌，本文設(shè)計(jì)了基于嵌入式系統(tǒng)的汽車行駛記錄儀，采用的是三星公司的S3C2410 32位處理器和Linux操作系統(tǒng)，這樣提高了系統(tǒng)的實(shí)時(shí)性，功能也得以擴(kuò)展。 本文詳細(xì)論述了汽車行駛記錄儀系統(tǒng)主機(jī)模塊軟硬件的設(shè)計(jì)與實(shí)現(xiàn)，并且介紹了上位機(jī)管理分析軟件的設(shè)計(jì)。論文首先介紹了課題的研究背景，并對國內(nèi)外汽車行駛記錄儀的研究現(xiàn)狀進(jìn)行了概括，在此基礎(chǔ)上提出了本課題需要完成的目標(biāo)。闡述了基于嵌入式系統(tǒng)的總體設(shè)計(jì)構(gòu)思以及各個(gè)功能模塊不同方案優(yōu)劣的比較，并對最終方案進(jìn)行了描述，此后詳細(xì)介紹了各主要功能部件的特點(diǎn)及應(yīng)用。 在系統(tǒng)軟件設(shè)計(jì)單元，對主機(jī)軟件開發(fā)環(huán)境、調(diào)試方法以及系統(tǒng)各功能模塊的流程設(shè)計(jì)做了詳細(xì)描述，同時(shí)介紹了BootLoader、Linux操作系統(tǒng)和設(shè)備驅(qū)動程序在S3C2410上的編譯和移植全過程。最后，論文對整個(gè)系統(tǒng)的功能和特點(diǎn)進(jìn)行了總結(jié)，并對下一步工作以及記錄儀今后的發(fā)展進(jìn)行了展望。
標(biāo)簽： 汽車行駛記錄儀
上傳時(shí)間： 2013-05-25
上傳用戶：martinyyyl
本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點(diǎn)，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進(jìn)行基帶信號的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計(jì)采用了現(xiàn)場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計(jì)硬件平臺以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號的處理，并實(shí)現(xiàn)了對AD9857的控制。軟件部分，應(yīng)用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計(jì)，并進(jìn)行了仿真，仿真結(jié)果達(dá)到了設(shè)計(jì)要求。整個(gè)系統(tǒng)實(shí)現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點(diǎn)。
上傳時(shí)間： 2013-07-18
上傳用戶：qoovoop
隨著科技的發(fā)展和社會的進(jìn)步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī)，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國出臺的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn)，確立了中國自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識產(chǎn)權(quán)的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長的物質(zhì)、文化要求，還可以帶動相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國家標(biāo)準(zhǔn)的基礎(chǔ)上，首先對系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計(jì)規(guī)劃，然后對信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計(jì)和仿真，并驗(yàn)證了其正確性。 3780個(gè)子載波的時(shí)域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實(shí)現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能，綜合利用了三種算法優(yōu)勢，考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗，設(shè)計(jì)出一種新的算法，進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻，所以是設(shè)計(jì)的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計(jì)了169階數(shù)字濾波器，其阻帶衰減達(dá)到了46.9dB，完全符合標(biāo)準(zhǔn)的要求；利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計(jì)，并進(jìn)行了設(shè)計(jì)優(yōu)化，顯著降低了濾波器的運(yùn)算量，大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。
標(biāo)簽： FPGA DMBT 信道 調(diào)制
上傳時(shí)間： 2013-06-28
上傳用戶：camelcamel690
LabVIEW與Excel的通信方法 Communication Method between LabVIEW and Excel
上傳時(shí)間： 2013-07-08
上傳用戶：D&L37
隨著技術(shù)的飛速發(fā)展，電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大，數(shù)量日益增多。由于非線性器件的廣泛使用，使得電網(wǎng)中的諧波污染日益嚴(yán)重，給電力系統(tǒng)和各類用電設(shè)備帶來危害，輕則增加能耗，縮短設(shè)備使用壽命，重則造成用電事故，影響安全生產(chǎn)，電力諧波已經(jīng)成為電力系統(tǒng)的公害。除了傳統(tǒng)的濾波方法，例如，無源濾波、改變系統(tǒng)的拓補(bǔ)結(jié)構(gòu)來抑制諧波外，人們已廣泛應(yīng)用有源濾波器(APF)來消除注入電網(wǎng)的諧波，而實(shí)現(xiàn)有源濾波策略的前提就是能夠?qū)崟r(shí)、精確地檢測出諧波電流。諧波檢測是諧波研究中的一個(gè)重要的分支，是解決其他相關(guān)諧波問題的基礎(chǔ)，因此進(jìn)行諧波檢測的研究具有重要的理論意義和實(shí)用價(jià)值。設(shè)計(jì)一種精度高、實(shí)時(shí)性好且適用范圍寬的諧波電流檢測方法是國內(nèi)外眾多學(xué)者致力研究的目標(biāo)。 本文主要從諧波檢測理論和實(shí)現(xiàn)方法上探討了高精度、高實(shí)時(shí)性諧波檢測數(shù)字系統(tǒng)的相關(guān)問題。論文中闡述了電力系統(tǒng)諧波的相關(guān)概念和產(chǎn)生原理，并分析了電力諧波的特點(diǎn)，對國內(nèi)外各種諧波檢測方法進(jìn)行了分析和研究。在檢測理論上，本文采用FFT理論來計(jì)算諧波含量，研究了Radix-2 FFT在諧波檢測中的應(yīng)用，綜述了可編程元器件的發(fā)展過程、工藝發(fā)展及目前的應(yīng)用情況，并介紹了一種主流硬件描述語言VHDL。最后以FPGA芯片XC2S200為硬件平臺，以ISE6.0為軟件平臺，利用VHDL語言描述的方式實(shí)現(xiàn)了512點(diǎn)16Bit的快速傅立葉變換系統(tǒng)，并進(jìn)行了仿真、綜合等工作。仿真結(jié)果表明其計(jì)算結(jié)果達(dá)到了一定的精度，運(yùn)行速度可以滿足一般實(shí)時(shí)信號處理的要求。
標(biāo)簽： FPGA 電力系統(tǒng) 檢測方法 諧波
上傳時(shí)間： 2013-06-02
上傳用戶：moshushi0009
隨著紅外焦平面陣列的不斷發(fā)展，紅外技術(shù)的應(yīng)用范圍將越來越廣泛。焦平面面陣探測器的一個(gè)最大的缺點(diǎn)是固有的非均勻性。本文首先介紹了紅外熱成像技術(shù)的發(fā)展，討論了紅外焦平面陣列的基本原理和工作方式，分析了紅外非均勻性產(chǎn)生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補(bǔ)償?shù)姆椒ǎ瑢t外圖像處理技術(shù)做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計(jì)焦平面陣列探測器。主要研究對其輸出信號進(jìn)行非均勻性校正和圖像增強(qiáng)。最后針對這一課題編寫了基于FPGA的兩點(diǎn)校正、兩點(diǎn)加一點(diǎn)校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強(qiáng)程序，并對三種校正方法做了比較。
上傳時(shí)間： 2013-08-03
上傳用戶：qq442012091
現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準(zhǔn)確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進(jìn)行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復(fù)雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進(jìn)行測試，所以人們把視線轉(zhuǎn)向了可測性設(shè)計(jì)(DFT)問題。可測性設(shè)計(jì)的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個(gè)重要的技術(shù)。 本文對FPGA的故障模型及其測試技術(shù)和邊界掃描測試的相關(guān)理論與方法進(jìn)行了詳細(xì)的探討，給出了利用布爾矩陣?yán)碚摻⒌倪吔鐠呙铚y試過程的數(shù)學(xué)描述和數(shù)學(xué)模型。論文中首先討論邊界掃描測試中的測試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對它們的優(yōu)缺點(diǎn)進(jìn)行了對比，進(jìn)而提出對兩種現(xiàn)有算法的改進(jìn)思想，并且比較了改進(jìn)前后優(yōu)化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術(shù)的自適應(yīng)完備診斷算法進(jìn)行了深入研究。在研究過程中，本文基于自適應(yīng)完備診斷的思想對原有自適應(yīng)診斷算法的性能進(jìn)行了分析，并將獨(dú)立測試集和測試矩陣的概念引入原有自適應(yīng)診斷算法中，使改進(jìn)后的優(yōu)化算法能夠簡化原算法的實(shí)現(xiàn)過程，并實(shí)現(xiàn)完備診斷的目標(biāo)。最后利用測試仿真模型證明了優(yōu)化算法能夠更有效地實(shí)現(xiàn)完備診斷的目標(biāo)，在緊湊性指標(biāo)與測試復(fù)雜性方面比現(xiàn)在算法均有所改進(jìn)，實(shí)現(xiàn)了算法的優(yōu)化。
標(biāo)簽： FPGA 可測性設(shè)計(jì) 方法研究
上傳時(shí)間： 2013-06-30
上傳用戶：不挑食的老鼠
通過對UART技術(shù)的研究，提出了一種利用軟件實(shí)現(xiàn)UART的單片機(jī)擴(kuò)展方法，沒有使用任何外圍器件，僅僅利用單片機(jī)的一個(gè)I/O端口、一個(gè)T/C技術(shù)定時(shí)器和一個(gè)INT外部中斷并通過軟件編程實(shí)現(xiàn)，節(jié)約了
標(biāo)簽： UART 51系列 單片機(jī) 軟件
上傳時(shí)間： 2013-08-02
上傳用戶：快樂的小糗糗
目前的國內(nèi)的CCD高清攝相頭能夠輸出一組視頻信號和數(shù)字圖像信號，雖然視頻信號能夠直接在監(jiān)視器顯示，但是輸出的數(shù)字圖像信號占用存儲空間太大，不便于進(jìn)行傳輸。本文設(shè)計(jì)了一種基于FPGA的數(shù)字圖像壓縮卡。 在過去的十幾年中，國際標(biāo)準(zhǔn)化組織制訂了一系列的國際視頻編碼標(biāo)準(zhǔn)并廣泛應(yīng)用到各種領(lǐng)域。It.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn)，采用了近幾年視頻編碼方面的先進(jìn)技術(shù)，以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 新發(fā)展的H．264/AVC比原有的視頻編碼標(biāo)準(zhǔn)大幅度提高了編碼效率，但其運(yùn)算復(fù)雜度也大大增加，本文簡要分析了H．264/AVC的復(fù)雜度及其優(yōu)化的途徑，給出了主要模塊的優(yōu)化算法實(shí)驗(yàn)結(jié)果。 H．264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動補(bǔ)償混合編碼方案，主要不同有：增強(qiáng)的運(yùn)動預(yù)測能力，準(zhǔn)確匹配的較小塊變換，自適應(yīng)環(huán)內(nèi)濾波器，增強(qiáng)的熵編碼。測試結(jié)果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時(shí)，增加了一個(gè)數(shù)量級的復(fù)雜度。實(shí)際中恰當(dāng)?shù)厥褂肏．264/AVC編碼工具可以較低的實(shí)現(xiàn)復(fù)雜度得到與復(fù)雜配置相當(dāng)?shù)木幋a效率。故實(shí)際編碼系統(tǒng)開發(fā)需要在運(yùn)算復(fù)雜性和編碼效率之間進(jìn)行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復(fù)雜度，也成倍增加算法的復(fù)雜度。針對它們的作用和實(shí)現(xiàn)方法的不同，可采用不同的硬件實(shí)現(xiàn)方法。本文基于上述思路進(jìn)行優(yōu)化，具體的工作包括：針對去塊濾波的復(fù)雜性，本文提出一種適合硬件實(shí)現(xiàn)的算法，使其在節(jié)省了資源的同時(shí)，很好的達(dá)到了標(biāo)準(zhǔn)所定義的性能。針對變換量化的復(fù)雜性，本文提出一種既滿足整體的硬件流水結(jié)構(gòu)，又極大的降低了硬件資源的實(shí)現(xiàn)方法。針對碼率控制的實(shí)現(xiàn)，本文提出了一種有別于傳統(tǒng)實(shí)現(xiàn)方式的算法，在保證實(shí)時(shí)性的同時(shí)，極大的提高了編碼器的性能。本文基于上述算法還進(jìn)行Baseline Profile編碼器的研究，給出了一種實(shí)時(shí)編碼器結(jié)構(gòu)，實(shí)現(xiàn)了對高清圖像格式(720P)的實(shí)時(shí)編碼，并將其和當(dāng)前業(yè)界先進(jìn)水平進(jìn)行了對比，表明本文所實(shí)現(xiàn)得結(jié)構(gòu)能夠達(dá)到當(dāng)前業(yè)界的先進(jìn)水平。
上傳時(shí)間： 2013-07-23
上傳用戶：yepeng139
碼元定時(shí)恢復(fù)(位同步)技術(shù)是數(shù)字通信中的關(guān)鍵技術(shù)。位同步信號本身的抖動、錯(cuò)位會直接降低通信設(shè)備的抗干擾性能，使誤碼率上升，甚至?xí)箓鬏斣獾酵耆茐摹Ｓ绕鋵τ谕话l(fā)傳輸系統(tǒng)，快速、精確的定時(shí)同步算法是近年來研究的一個(gè)焦點(diǎn)。本文就是以Inmarsat GES/AES數(shù)據(jù)接收系統(tǒng)為背景，研究了突發(fā)通信傳輸模式下的全數(shù)字接收機(jī)中位同步方法，并予以實(shí)現(xiàn)。 本文系統(tǒng)地論述了位同步原理，在此基礎(chǔ)上著重研究了位同步的系統(tǒng)結(jié)構(gòu)、碼元定時(shí)恢復(fù)算法以及衡量系統(tǒng)性能的各項(xiàng)指標(biāo)，為后續(xù)工作奠定了基礎(chǔ)。 首先根據(jù)衛(wèi)星系統(tǒng)突發(fā)信道傳輸?shù)奶攸c(diǎn)分析了傳統(tǒng)位同步方法在突發(fā)系統(tǒng)中的不足，接下來對Inmarsat系統(tǒng)的短突發(fā)R信道和長突發(fā)T信道的調(diào)制方式和幀結(jié)構(gòu)做了細(xì)致的分析，并在Agilent ADS中進(jìn)行了仿真。 在此基礎(chǔ)上提出了一種充分利用報(bào)頭前導(dǎo)比特信息的，由滑動平均、閾值判斷和累加求極值組成的快速報(bào)頭時(shí)鐘捕獲方法，此方法可快速精準(zhǔn)地完成短突發(fā)形式下的位同步，并在FPGA上予以實(shí)現(xiàn)，效果良好。 在長突發(fā)形式下的報(bào)頭時(shí)鐘捕獲后還需要對后續(xù)數(shù)據(jù)進(jìn)行位同步跟蹤，在跟蹤過程中本論文首先用DSP Builder實(shí)現(xiàn)了插值環(huán)路的位同步算法，進(jìn)行了Matlab仿真和FPGA實(shí)現(xiàn)。并在插值環(huán)路的基礎(chǔ)上做出改進(jìn)，提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實(shí)現(xiàn)。最后將移位算法與插值算法進(jìn)行了性能比較，證明該算法更適合于本項(xiàng)目中Inmarsat的長突發(fā)信道位同步跟蹤。 論文對兩個(gè)突發(fā)信道的位同步系統(tǒng)進(jìn)行了理論研究、算法設(shè)計(jì)以及硬件實(shí)現(xiàn)的全過程，滿足系統(tǒng)要求。
上傳時(shí)間： 2013-04-24
上傳用戶：zukfu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
