日本一区二区不卡,日韩三级视频,欧美大片1688

統(tǒng)(tǒng)計(jì)建模

T.264源代碼(基于VC開發(fā)環(huán)境最新版本)

·T.264源代碼(基于VC開發(fā)環(huán)境最新版本)

標(biāo)簽： nbsp 264 源代碼 VC開發(fā)環(huán)境

上傳時(shí)間： 2013-06-25

上傳用戶：zhangyi99104144
ITU-T G.723.1語音編解碼協(xié)議全文

·ITU-T G.723.1語音編解碼協(xié)議全文

標(biāo)簽： ITU-T 723.1 nbsp 語音編解碼

上傳時(shí)間： 2013-06-05

上傳用戶：17854267178
基于Matlab的三相電壓型PWM整流器建模與仿真

·基于Matlab的三相電壓型PWM整流器建模與仿真

標(biāo)簽： Matlab PWM 三相電壓型整流器

上傳時(shí)間： 2013-05-28

上傳用戶：hechao3225
ITU-T G.723.1語音編解碼算法源代碼

·詳細(xì)說明：ITU-T G.723.1語音編解碼算法源代碼-ITU-T the G.723.1 pronunciation arranges the decoding to calculate the law origin code 文件列表: G.723.1_c .........\BASOP.C .........\BASOP.H ....

標(biāo)簽： ITU-T 723.1 nbsp 語音編解碼

上傳時(shí)間： 2013-07-16

上傳用戶：sz_hjbf
ITU-T G.729 Source code(已經(jīng)驗(yàn)證過的)

·詳細(xì)說明：已經(jīng)驗(yàn)證過的ITU G.729B源碼 1.使用定點(diǎn)運(yùn)算, 純c實(shí)現(xiàn) 2.已經(jīng)附帶了VC6的項(xiàng)目文件(原始的ITU源碼只有makefile,沒有VC項(xiàng)目文件), 方便初學(xué)者入門使用 3.用于測(cè)試G.729編碼和解碼 4.主要應(yīng)用于VoIP項(xiàng)目文件列表: ITU-T G.729 Source code ...................

標(biāo)簽： nbsp Source ITU-T code

上傳時(shí)間： 2013-08-01

上傳用戶：matlab
系統(tǒng)建模與仿真技術(shù)

系統(tǒng)建模與仿真技術(shù) 主要介紹了各種算法以及基于MATLAB的仿真

標(biāo)簽： 系統(tǒng)建模仿真技術(shù)

上傳時(shí)間： 2013-06-22

上傳用戶：Jason1990
數(shù)學(xué)建模的算法大全

與數(shù)學(xué)建模有關(guān)的所有算法，且有各種模型舉例，很實(shí)用哦

標(biāo)簽： 數(shù)學(xué)建模算法

上傳時(shí)間： 2013-06-24

上傳用戶：shiny3333
Xilinx的FPGA 中的matlab simulink建模

Xilinx的FPGA 中的matlab simulink建模，內(nèi)有幾種調(diào)制方式，比如QPSK等

標(biāo)簽： simulink Xilinx matlab FPGA

上傳時(shí)間： 2013-08-16

上傳用戶：zhishenglu
用FPGA設(shè)計(jì)數(shù)字系統(tǒng)

用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義

標(biāo)簽： FPGA 數(shù)字系統(tǒng)

上傳時(shí)間： 2013-08-16

上傳用戶：duoshen1989
EDA工程建模及其管理方法研究2

EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。近十年來，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無法完成。IC芯片的開發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問題。

標(biāo)簽： EDA 工程建模管理方法

上傳時(shí)間： 2013-11-10

上傳用戶：yan2267246