·ITU-T G.723.1語(yǔ)音編解碼協(xié)議全文
標(biāo)簽： ITU-T 723.1 nbsp 語(yǔ)音編解碼
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：17854267178
·詳細(xì)說(shuō)明：ITU-T G.723.1語(yǔ)音編解碼算法源代碼-ITU-T the G.723.1 pronunciation arranges the decoding to calculate the law origin code 文件列表: G.723.1_c .........\BASOP.C .........\BASOP.H ....
標(biāo)簽： ITU-T 723.1 nbsp 語(yǔ)音編解碼
上傳時(shí)間： 2013-07-16
上傳用戶(hù)：sz_hjbf
·詳細(xì)說(shuō)明：已經(jīng)驗(yàn)證過(guò)的ITU G.729B源碼 1.使用定點(diǎn)運(yùn)算, 純c實(shí)現(xiàn) 2.已經(jīng)附帶了VC6的項(xiàng)目文件(原始的ITU源碼只有makefile,沒(méi)有VC項(xiàng)目文件), 方便初學(xué)者入門(mén)使用 3.用于測(cè)試G.729編碼和解碼 4.主要應(yīng)用于VoIP項(xiàng)目 文件列表: ITU-T G.729 Source code ...................
標(biāo)簽： nbsp Source ITU-T code
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：matlab
用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標(biāo)簽： FPGA 數(shù)字系統(tǒng)
上傳時(shí)間： 2013-08-16
上傳用戶(hù)：duoshen1989
針對(duì)傳統(tǒng)的故障樹(shù)分析法在故障診斷中存在的缺點(diǎn)和不足，文中將模糊理論運(yùn)用到故障診斷中，提出基于T-S的模糊故障樹(shù)的故障診斷法。介紹了T-S模糊模型及算法，建立了診斷系統(tǒng)的故障庫(kù)和推理機(jī)。使設(shè)備操作和維修人員可及時(shí)發(fā)現(xiàn)故障，降低系統(tǒng)故障率，提高了保障的能力。
上傳時(shí)間： 2013-10-20
上傳用戶(hù)：heheh
特點(diǎn)： 精確度0.1%滿(mǎn)刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類(lèi)比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：ydd3625
雙T網(wǎng)絡(luò)
標(biāo)簽： 雙T網(wǎng)絡(luò)
上傳時(shí)間： 2013-10-20
上傳用戶(hù)：txfyddz
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
技術(shù)標(biāo)準(zhǔn)GB/T 1447-1993 信息技術(shù)設(shè)備用不間斷電源通用技術(shù)條件
標(biāo)簽： 1447 1993 GB 信息技術(shù)
上傳時(shí)間： 2013-12-16
上傳用戶(hù)：zq70996813
諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC，這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作，否則 IC 就會(huì)遭到損壞。
上傳時(shí)間： 2014-12-24
上傳用戶(hù)：packlj
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
