設計功能及要求 設計M=99的十進制加/減可逆計數器 （1）接通電源時電路能自啟動； （2）手動分別實現加、減計數和自動實現加減可逆計數； （3）用數碼管顯示計數數值。 (4）給定元件：74LS192、74LS00、74LS76、74LS48及LED。
上傳時間： 2014-01-23
上傳用戶：asdfasdfd
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
上傳時間： 2014-01-02
上傳用戶：LIKE
USB HID R/W 測試程式, 從網路上抓下來, 並修正其問題
上傳時間： 2016-02-20
上傳用戶：米卡
基于FPGA的多功能數字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數顯示功能（6位數碼管構成），以24小時循環為計時基準。 2. 具有調節小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
用51單片機實現數字鐘 利用數碼管、I/O口實現數字鐘的計數功能，并顯示在數碼管上
上傳時間： 2013-12-24
上傳用戶：franktu
本題目是設計多功能出租車計價器。具體要求如下： (1)自動記錄（日、夜）單價、總額、里程、耗時、實時時鐘。 (2)多位八段數碼管分屏顯示（日、夜）單價、總額、里程、耗時、實時時鐘 (3)自動打印（日、夜）單價、總額、里程、耗時、實時時鐘等相關票據。 (4)存儲并回放（日、夜）單價、總額、里程、耗時、實時時鐘。 (5)語音播放提示音。
上傳時間： 2016-03-25
上傳用戶：Breathe0125
本程序開發環境: KeilC51 功能: 51單片機驅動四個數碼管,每次投幣數碼管計數加一,不工作時自動進入省電休眠狀態,經過調試,運行正常
上傳時間： 2016-04-01
上傳用戶：李夢晗
JXARM9-2410 實時時鐘實驗主程序 完成功能: 時鐘滴答:每秒鐘刷新數碼管顯示 設置當前日期、時間 動態刷新當前日期、時間。 時間告警功能:每分鐘的第5秒告警，并進行跑馬燈顯示。
上傳時間： 2014-01-07
上傳用戶：hopy
具有無線網路功能下載至嵌入式開發平臺上用的.o黨 driver
上傳時間： 2014-01-23
上傳用戶：dongqiangqiang
這是一個關于PIC單片機控制數碼管和走時功能的C語言程序
上傳時間： 2014-10-26
上傳用戶：aig85
