利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間： 2014-01-02
上傳用戶：LIKE
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-12-26
上傳用戶：qwe1234
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-08-11
上傳用戶：hn891122
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采...
上傳時間： 2013-10-24
上傳用戶：古谷仁美
資源簡介：在maxplusII上用VHDL語言編程實現的數字基帶信號的同步提取，是一個密碼輸入和修改的實例。在硬件實驗箱上連線，并將程序下載到主芯片上完成。
上傳時間： 2014-01-07
上傳用戶：TF2015
資源簡介：本文用VHDL在CPLD器件上實現一種8 b數字頻率計測頻系統，能夠用十進制數碼顯示被測信號的頻率，不僅能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進行測量。具有體積小、可靠性高、功耗低的特點。
上傳時間： 2013-12-18
上傳用戶：sy_jiadeyi
資源簡介：在quartus軟件下用VHDL語言實現DDS，可產生正弦，余弦，方波，三角波以及鋸齒波。
上傳時間： 2013-12-27
上傳用戶：WMC_geophy
資源簡介：多功能數字鐘的設計，利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器
上傳時間： 2013-12-29
上傳用戶：lunshaomo
資源簡介：七位巴克碼生成代碼 用VHDL語言編寫。將代碼復制到quartus里面就可以用了
上傳時間： 2016-12-18
上傳用戶：lps11188
資源簡介：AVR單片機的C語言源程序,包括按鍵掃描\EEPROM通訊\LCD顯示\數碼管顯示等等的源程序DEMO代碼
上傳時間： 2014-01-08
上傳用戶：R50974
資源簡介：用VHDL語言實現一個能顯示時、分、秒的時鐘：可分別進行時和分的手動校正；12小時、24小時計時制可選，12小時制時有上下午指示；當計時到預定時間（此時間可手動設置）時，揚聲器發出鬧鈴信號，鬧鈴時間為10秒，可提前終止鬧鈴。
上傳時間： 2014-01-05
上傳用戶：hn891122
資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：錯誤檢測與糾正電路的設計與實現用VHDL語言在CPLD上實現串行通信.doc
上傳時間： 2015-11-06
上傳用戶：hwl453472107
資源簡介：用VHDL語言仿真乘法器設計。能夠實現一般乘法運算。
上傳時間： 2017-07-18
上傳用戶：xuanchangri
資源簡介：用VHDL語言實現DDS直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。
上傳時間： 2014-01-04
上傳用戶：蟲蟲蟲蟲蟲蟲
資源簡介：一個用VHDL語言（硬件描述語言）編寫的fft實現程序。fft用途很廣，該程序可以在CPLD或fpga等硬件上實現，軟件壞境為maxplus10.0及以上或quartus2。
上傳時間： 2016-04-15
上傳用戶：nairui21
資源簡介：用VHDL語言實現，從sdisk上讀取并播放音樂的功能。 附有詳細的設計文檔說明
上傳時間： 2014-01-13
上傳用戶：851197153
資源簡介：用VHDL語言實現的基于FPGA的交換機設計
上傳時間： 2013-04-24
上傳用戶：歸海惜雪
資源簡介：用VHDL語言在FPGA上實現浮點運算,大家共享
上傳時間： 2013-08-19
上傳用戶：epson850
資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2013-09-05
上傳用戶：life840315
資源簡介：用VHDL語言在CPLD上實現串行通信
上傳時間： 2013-09-06
上傳用戶：q3290766
資源簡介：用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-03
上傳用戶：jackgao
資源簡介：用VHDL語言來實現一個電子時鐘，可以調時間。小時，分，秒。可以下載到實驗箱來運行驗證。
上傳時間： 2013-12-22
上傳用戶：253189838
資源簡介：VHDL語言100例詳解。詳細講解了用VHDL語言進行數字電路和數字系統設計的知識。用100個實例，不僅進行基礎的門電路設計，而且還有較為復雜的數字系統設計。這些實例可以直接被調用。
上傳時間： 2014-01-07
上傳用戶：lhw888
資源簡介：用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2015-04-27
上傳用戶：fandeshun
資源簡介：用VHDL語言寫的時鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環境可用Maxplus或Quartus。
上傳時間： 2015-06-16
上傳用戶：851197153
資源簡介：這是本人在Max plus2環境下用VHDL語言編的交通燈控制程序。做EDA課程設計的朋友可以下來參考參考。
上傳時間： 2014-01-19
上傳用戶：003030
資源簡介：在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。
上傳時間： 2013-12-16
上傳用戶：jeffery
資源簡介：用VHDL語言實現數顯時鐘，devid200.vhd為分頻模塊，scan.vhd為LED掃描模塊，timecount.vhd為計數模塊
上傳時間： 2013-12-25
上傳用戶：gtf1207
資源簡介：本程序是用VHDL語言編寫液晶驅動程序,實現在液晶上顯示"年"字的功能.
上傳時間： 2013-12-26
上傳用戶：xuan‘nian
