該文首先分析了線(xiàn)路碼的一般問(wèn)題;其次分析了正碼速調(diào)整的基本原理及所涉及的一般問(wèn)題,并說(shuō)明了用FPGA進(jìn)行電路設(shè)計(jì)的一般方法;最后分析了該系統(tǒng)所產(chǎn)生的抖動(dòng),如抖動(dòng)的產(chǎn)生,分類(lèi)以及如何減小抖動(dòng)等,并對(duì)該課題所產(chǎn)生的兩類(lèi)抖動(dòng)即正碼速調(diào)整引入的侯時(shí)抖動(dòng)和平滑鎖相環(huán)引入的抖動(dòng)進(jìn)行了分析,并用Matlab仿真工具對(duì)鎖相環(huán)的抖動(dòng)與其環(huán)路帶寬之間的關(guān)系進(jìn)行了仿真與計(jì)算. 作者的工作主要包括: 1.利用FPGA完成了復(fù)接、分接系統(tǒng)的設(shè)計(jì)和調(diào)試.2.利用FPGA完成了HDB3線(xiàn)路碼的設(shè)計(jì)與調(diào)試.3.利用鎖相環(huán)完成了碼速恢復(fù).4,對(duì)該復(fù)接分接系統(tǒng)所產(chǎn)生的抖動(dòng)進(jìn)行了理論分析和仿真.5.對(duì)FPGA進(jìn)行了誤碼率測(cè)試,誤碼性能優(yōu)于10
標(biāo)簽： FPGA 數(shù)字復(fù)接器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：songnanhua
在比較常用串口通信實(shí)現(xiàn)形式的利弊基礎(chǔ)上，針對(duì)某廠輪胎里程試驗(yàn)機(jī)監(jiān)控系統(tǒng)的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了串口通信動(dòng)態(tài)鏈接庫(kù)(DLL)，詳細(xì)介紹了多線(xiàn)程理論、重疊I/O方式，給出了程序流程圖，對(duì)一些關(guān)鍵代碼進(jìn)行了說(shuō)明
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：songnanhua
隨著信息技術(shù)的發(fā)展，數(shù)字信號(hào)的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門(mén)得到越來(lái)越廣泛的應(yīng)用，這些應(yīng)用中對(duì)數(shù)字信號(hào)的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線(xiàn)的信號(hào)傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線(xiàn)以其高性能、低成本、開(kāi)放性、軟件兼容性等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線(xiàn)。但是，由于PCI總線(xiàn)硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點(diǎn)，常常需要專(zhuān)用的接口芯片作為橋接，為了解決這一系列問(wèn)題，本文提出了一種基于FPGA的PCI總線(xiàn)接口橋接邏輯的實(shí)現(xiàn)方案，支持PCI突發(fā)訪問(wèn)方式，突發(fā)長(zhǎng)度為8至128個(gè)雙字長(zhǎng)度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個(gè)邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線(xiàn)接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個(gè)功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計(jì)了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時(shí)序仿真和邏輯驗(yàn)證，硬件需要軟件的配合才能實(shí)現(xiàn)其功能，因此設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)是一個(gè)重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動(dòng)模式的組成、開(kāi)發(fā)設(shè)備驅(qū)動(dòng)程序的工具以及開(kāi)發(fā)系統(tǒng)實(shí)際硬件的設(shè)備驅(qū)動(dòng)程序時(shí)的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線(xiàn)接口橋接邏輯中的關(guān)鍵技術(shù)，對(duì)PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計(jì)。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實(shí)現(xiàn)。
標(biāo)簽： FPGA PCI 總線(xiàn)接口 橋接
上傳時(shí)間： 2013-05-22
上傳用戶(hù)：彭玖華
實(shí)時(shí)紅外圖像處理是紅外成像制導(dǎo)的關(guān)鍵技術(shù)。本課題來(lái)源于兵器工業(yè)部第209研究所承擔(dān)研制的紅外成像制導(dǎo)技術(shù)背景下的紅外圖像信息處理機(jī)項(xiàng)目。 本文在總結(jié)國(guó)內(nèi)外研究現(xiàn)狀的基礎(chǔ)上，做了大量紅外圖像信息處理系統(tǒng)硬件部分的設(shè)計(jì)工作。主要有以下幾點(diǎn)： 1．系統(tǒng)方案和總體結(jié)構(gòu)設(shè)計(jì) 在分析比較目前幾種主流系統(tǒng)方案后，將紅外圖像處理機(jī)設(shè)計(jì)成“雙FPGA+雙DSP+CPCI”結(jié)構(gòu)。選用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作為系統(tǒng)高層算法處理的核心處理器，選用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作為底層算法處理和接口控制的核心，選用高速CPCI總線(xiàn)作為紅外圖像信息處理機(jī)與主機(jī)的通訊橋梁。 2．FPGA部分的設(shè)計(jì)是本課題的核心，對(duì)FPGA部分進(jìn)行了設(shè)計(jì)和調(diào)試 (1)圖像預(yù)處理模塊：FPGA負(fù)責(zé)系統(tǒng)的底層預(yù)處理算法和相應(yīng)控制。首先對(duì)采集來(lái)的圖像數(shù)據(jù)進(jìn)行中值濾波和直方圖統(tǒng)計(jì)，然后按照鏈路口(Linkport)的通信協(xié)議，將預(yù)處理后的圖像數(shù)據(jù)實(shí)時(shí)地從FPGA傳給DSP。 (2)DSP-CPCI橋接模塊：FPGA負(fù)責(zé)DSP與CPCI的接口，將DSP處理后的結(jié)果通過(guò)DSP-CPCI橋接模塊傳給主機(jī)。 聯(lián)調(diào)實(shí)驗(yàn)測(cè)試表明，實(shí)時(shí)紅外圖像信息處理成功實(shí)現(xiàn)了對(duì)典型紅外目標(biāo)的檢測(cè)、識(shí)別和跟蹤，從而驗(yàn)證系統(tǒng)核心FPGA部分的設(shè)計(jì)是成功的。
標(biāo)簽： DSPCPCI 圖像預(yù)處理 橋接設(shè)計(jì)
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：gjzeus
計(jì)算機(jī)有關(guān)的接插件的引腳說(shuō)明,hlp格式。比如串口，并口，PS/2，VGA，PC2，SCSI,IDE，ATA等，均有詳細(xì)的引腳定義，還附送了幾個(gè)濾波器電路，十分值得收藏。
標(biāo)簽： 計(jì)算機(jī) 插件 接口 引腳
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：520
VC++動(dòng)態(tài)鏈接庫(kù)(dll)編程深入淺出及源碼 非常好的一本書(shū)，深入淺出，還有隨書(shū)源代碼可以學(xué)習(xí)
標(biāo)簽： VC 動(dòng)態(tài)鏈接庫(kù) 編程 源碼
上傳時(shí)間： 2013-07-07
上傳用戶(hù)：busterman
DM642 接硬盤(pán)的方案，利用FPGA作FIFO緩沖，達(dá)到數(shù)據(jù)/圖像/視頻的實(shí)時(shí)高速寫(xiě)入。
上傳時(shí)間： 2013-08-13
上傳用戶(hù)：lgd57115700
CPLD與51單片機(jī)總線(xiàn)接
標(biāo)簽： CPLD 51單片機(jī) 總線(xiàn)
上傳時(shí)間： 2013-09-03
上傳用戶(hù)：ewtrwrtwe
Allegro 里面如何在端接匹配的情況下調(diào)等長(zhǎng)線(xiàn)
標(biāo)簽： Allegro 端接 等長(zhǎng)線(xiàn)
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：gdgzhym
2-1 何謂測(cè)量放大電路？對(duì)其基本要求是什么？ 在測(cè)量控制系統(tǒng)中，用來(lái)放大傳感器輸出的微弱電壓，電流或電荷信號(hào)的放大電路稱(chēng)為測(cè)量放大電路，亦稱(chēng)儀用放大電路。對(duì)其基本要求是：①輸入阻抗應(yīng)與傳感器輸出阻抗相匹配；②一定的放大倍數(shù)和穩(wěn)定的增益；③低噪聲；④低的輸入失調(diào)電壓和輸入失調(diào)電流以及低的漂移；⑤足夠的帶寬和轉(zhuǎn)換速率（無(wú)畸變的放大瞬態(tài)信號(hào)）；⑥高輸入共模范圍（如達(dá)幾百伏）和高共模抑制比；⑦可調(diào)的閉環(huán)增益；⑧線(xiàn)性好、精度高；⑨成本低。 2-2 圖2-2a所示斬波穩(wěn)零放大電路中，為什么采用高、低頻兩個(gè)通道，即R3、C3組成的高頻通道和調(diào)制、解調(diào)、交流放大器組成的低頻通道？ 采用高頻通道是為了使斬波穩(wěn)零放大電路能在較寬的頻率范圍內(nèi)工作，而采用低頻通道則能對(duì)微弱的直流或緩慢變化的信號(hào)進(jìn)行低漂移和高精度的放大。 2-3 請(qǐng)參照?qǐng)D2-3，根據(jù)手冊(cè)中LF347和CD4066的連接圖（即引腳圖），將集成運(yùn)算放大器LF347和集成模擬開(kāi)關(guān)CD4066接成自動(dòng)調(diào)零放大電路。 LF347和CD4066接成的自動(dòng)調(diào)零放大電路如圖X2-1。
標(biāo)簽： 信號(hào)放大電路
上傳時(shí)間： 2013-10-09
上傳用戶(hù)：ysjing
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
