g a w k或GNU awk是由Alfred V. A h o，Peter J.We i n b e rg e r和Brian W. K e r n i g h a n于1 9 7 7年為U N I X創(chuàng)建的a w k編程語言的較新版本之一。a w k出自創(chuàng)建者姓的首字母。a w k語言（在其所有的版本中）是一種具有很強(qiáng)能力的模式匹配和過程語言。a w k獲取一個(gè)文件（或多個(gè)文件）來查找匹配特定模式的記錄。當(dāng)查到匹配后，即執(zhí)行所指定的動(dòng)作。作為一個(gè)程序員，你不必操心通過文件打開、循環(huán)讀每個(gè)記錄，控制文件的結(jié)束，或執(zhí)行完后關(guān)閉文件。
上傳時(shí)間： 2014-01-02
上傳用戶：hwl453472107
華為開關(guān)電源電感器設(shè)計(jì) 正激式開關(guān)電源變壓器設(shè)計(jì)步驟
標(biāo)簽： 華為 開關(guān)電源
上傳時(shí)間： 2021-12-03
上傳用戶：fliang
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
全部都是個(gè)人珍藏開關(guān)電源書籍，學(xué)習(xí)完不成大牛你們來找我~1、《反激式開關(guān)電源設(shè)計(jì)、制作、調(diào)試》_2014年版2、《交換式電源供給器之理論與實(shí)務(wù)設(shè)計(jì)》3、《精通開關(guān)電源設(shè)計(jì)》_2008年版4、《開關(guān)電源的原理與設(shè)計(jì)》_2001年版5、《開關(guān)電源故障診斷與排除》_2011年版6、《開關(guān)電源設(shè)計(jì)》第2版_2005年版7、《開關(guān)電源設(shè)計(jì)與優(yōu)化》_2006年版8、《開關(guān)電源設(shè)計(jì)指南》_2004年版9、《開關(guān)電源手冊》第2版_2006年10、《新型開關(guān)電源優(yōu)化設(shè)計(jì)與實(shí)例詳解》_2006版11、開關(guān)電源專業(yè)英語
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2022-06-01
上傳用戶：默默
開關(guān)電源專業(yè)英語.doc 32KB2020-03-12 11:28 反激式開關(guān)電源設(shè)計(jì)、制作、調(diào)試_2014年版..pdf 39.4M2020-03-12 11:28 《精通開關(guān)電源設(shè)計(jì)》_2008年版.pdf 39.7M2020-03-12 11:28 《新型開關(guān)電源優(yōu)化設(shè)計(jì)與實(shí)例詳解》_2006版.pdf 192.1M2020-03-12 11:28 《開關(guān)電源設(shè)計(jì)指南》_2004年版.pdf 9.6M2020-03-12 11:28 《開關(guān)電源設(shè)計(jì)與優(yōu)化》_2006年版.pdf 28.9M2020-03-12 11:28 《開關(guān)電源設(shè)計(jì)》第2版_2005年版.pdf 31.5M2020-03-12 11:28 《開關(guān)電源的原理與設(shè)計(jì)》_2001年版.pdf 17.9M2020-03-12 11:28 《開關(guān)電源故障診斷與排除》_2011年版.pdf 40.8M2020-03-12 11:28 《開關(guān)電源手冊》第2版_2006年.pdf 42M2020-03-12 11:28 《交換式電源供給器之理論與實(shí)務(wù)設(shè)計(jì)》.pdf
標(biāo)簽： AutoCAD 2000 實(shí)用教程
上傳時(shí)間： 2013-06-26
上傳用戶：eeworm
臺(tái)灣成功大學(xué)的關(guān)于無人機(jī)自動(dòng)駕駛控制的論文集(1) 這包共4篇，分別為： 無人飛機(jī)速度控制器設(shè)計(jì)與實(shí)現(xiàn) 無人飛行船自主性控制設(shè)計(jì)與實(shí)現(xiàn) 無人飛行載具導(dǎo)引飛控整合自動(dòng)駕駛儀參數(shù)選取之研究 無人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標(biāo)簽： lunwen
上傳時(shí)間： 2013-08-03
上傳用戶：luominghua
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2013-08-20
上傳用戶：lchjng
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語解釋(TERMS)......... 2 2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
