·內(nèi)容簡介本書由淺入深、全面系統(tǒng)地介紹了DSP芯片的基本原理、開發(fā)和應(yīng)用。首先介紹了目前廣泛應(yīng)用的DSP芯片的基本結(jié)構(gòu)和特征，以及定點和浮點DSP處理中的一些關(guān)鍵問題；其次介紹了目前應(yīng)用最廣的TI DSP芯片中的TMS320C5000系列及其硬件結(jié)構(gòu)、匯編指令和尋址方式；然后介紹了基于C和匯編語言的開發(fā)方法、芯片的開發(fā)工具及使用，重點介紹了CCS集成開發(fā)環(huán)境：較為詳細地介紹了DSP系統(tǒng)的軟硬件設(shè)計方
標簽： DSP 芯片
上傳時間： 2013-04-24
上傳用戶：阿四AIR
·本書共分兩篇。第1篇主要講述TMS320LF240x系列DSP硬件概況、內(nèi)部資源、匯編語言尋址方式和指令系統(tǒng)、匯編程序的編寫方法和CCS調(diào)試環(huán)境以及匯編程序開發(fā)實例：第2篇主要講述TMS320LF240x系列DSP的C編譯器、C代碼的優(yōu)化、C程序的鏈接、運行時支持庫以及與TMS320LF240x系列DSP相關(guān)的C語言知識，并且使用兩個實例闡述了C程序開發(fā)過程等。本書主要面向從事自動控制、信息處理、
標簽： nbsp TMS 320 240
上傳時間： 2013-06-30
上傳用戶：源碼3
·【內(nèi)容簡介】 PCI(周邊器件互連)是當今個人計算機的主流總線結(jié)構(gòu),用于周邊設(shè)備與計算機中央處理器之間的快速通信.本書是對PCI總線規(guī)范的全面詳細的指南,在美國已連續(xù)修訂4版,印刷十余次. 本書詳細解釋了PCI的原理與操作,包括命令,讀寫傳送,存儲器與I/O尋址,錯誤檢測與處理,中斷,配置交易與寄存器等.
標簽： PCI
上傳時間： 2013-07-20
上傳用戶：uuuuuuu
·作者：張衛(wèi)寧 編著 叢書名： 出版社：國防工業(yè)出版社 ISBN：9787118027167 出版時間：2002-4-1 版次：1 印次： 頁數(shù)：280 字數(shù)：416000 紙張：膠版紙 包裝：平裝 開本： 內(nèi)容提要數(shù)字信號處理器（DSPs）是一種實時、高速的實現(xiàn)各種數(shù)字信號運算的微處理器。本書詳細介紹TMS320C2000系列DSPs的總體結(jié)構(gòu)、CPU、存儲器映像、尋址方式、指令系統(tǒng)和片
標簽： lt 2000 DSPs gt
上傳時間： 2013-07-27
上傳用戶：lgnf
針對高速數(shù)字信號處理的要求,提出用FPGA 實現(xiàn)基- 4FFT 算法,并對其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運算,能同時提供蝶形運算所需的4 個操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運算所需的3 個旋轉(zhuǎn)\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡單 輸出采取與輸入相似的存儲器 運算單元同時采用3 個乘法的\\\\\\\\r\\\\\\\\n復數(shù)運算算法來
標簽： FPGA 4FFT 算法
上傳時間： 2013-08-08
上傳用戶：gxrui1991
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態(tài)
上傳時間： 2013-08-31
上傳用戶：pwcsoft
時分多址（TDMA）接入是一種按時間劃分節(jié)點傳輸信息的傳輸方式 。本文利用Matlab/Simulink對TDMA（時分多址）協(xié)議進行了仿真研究，并對噪聲環(huán)境下TDMA系統(tǒng)的抗干擾能力做出了分析研究。分析結(jié)果表明TDMA協(xié)議有良好地抗干擾能力。為TDMA在無線寬帶接入網(wǎng)的應(yīng)用提供了理論支持。
標簽： Matlab_Simulink TDMA 協(xié)議 仿真研究
上傳時間： 2013-10-14
上傳用戶：wushengwu
提出了一種改進的基于直接頻率合成技術(shù)（DDS）的任意波形發(fā)生器在現(xiàn)場可編程門陣列（FPGA）上的實現(xiàn)方法。首先將三角波、正弦波、方波和升/降鋸齒波的波形數(shù)據(jù)寫入片外存儲器，當調(diào)用時再將相應(yīng)的數(shù)據(jù)移入FPGA的片上RAM，取代分區(qū)塊的將所有類型波形數(shù)據(jù)同時存儲在片上RAM中的傳統(tǒng)方法；再利用正弦波和三角波的波形在4個象限的對稱性以及鋸齒波的線性特性，通過硬件反相器對波形數(shù)據(jù)和尋址地址值進行處理，實現(xiàn)了以1/4的數(shù)據(jù)量還原出精度不變的模擬信號，從而將整體的存儲量減小為原始設(shè)計方案的5%。經(jīng)驗證，這種改進方法正確可行，能夠大大降低開發(fā)成本。
標簽： DDS ROM 任意波形發(fā)生器
上傳時間： 2013-12-25
上傳用戶：日光微瀾
I2C總線器件在高抗干擾系統(tǒng)中的應(yīng)用: 摘要：本文先對I2C總線協(xié)議進行了簡要敘述，然后介紹了一些常用的抗干擾措施，最后提供了一個利用I2C總線器件24WC01組成的高抗干擾應(yīng)用方案。 一、I2C總線概述 I2C總線是一雙線串行總線，它提供一小型網(wǎng)絡(luò)系統(tǒng)為總線上的電路共享公共的總線。總線上的器件有單片機LCD驅(qū)動器以及E2PROM器等。型號有：PCF8566T、SAA1064T、24WC01等。 兩根雙向線中，一根是串行數(shù)據(jù)線（SDA），另一根是串行時鐘線（SCL）。總線和器件間的數(shù)據(jù)傳送均由這根線完成。每一個器件都有一個唯一的地址，以區(qū)別總線上的其它器件。當執(zhí)行數(shù)據(jù)傳送時，誰是主器件，誰是從器件詳見表1。主器件是啟動數(shù)據(jù)發(fā)送并產(chǎn)生時鐘信號的器件。被尋址的任何器件都可看作從器件。I2C總線是多主機總線，意思是可以兩個或更多的能夠控制總線的器件與總線連接。
標簽： I2C 總線 器件 中的應(yīng)用
上傳時間： 2013-11-05
上傳用戶：1159797854
諸如電信設(shè)備、存儲模塊、光學繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復雜繫統(tǒng)都采用了 FPGA 和其他需要多個電壓軌的數(shù)字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。
標簽： 電源排序 防止
上傳時間： 2014-12-24
上傳用戶：packlj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
