可以開發(fā)類似fillzip,cuteftp等FTP工具
上傳時間： 2018-08-29
上傳用戶：Flyger
設(shè)計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計電路優(yōu)劣的一項重要指標(biāo)，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
DXP常用PCB封裝庫，適合Altium Designer，下載可以直接使用
標(biāo)簽： dxp pcb 封裝庫 Altium Designer
上傳時間： 2022-05-31
上傳用戶：aben
LM2596 TO-263封裝庫，適合Altium Designer,下載可以直接使用
標(biāo)簽： LM2596 封裝 Altium Designer
上傳時間： 2022-05-31
上傳用戶：fliang
近年來，隨著個人數(shù)據(jù)通信的發(fā)展，功能強大的便攜式數(shù)據(jù)終端和多媒體終端得到了廣泛的應(yīng)用。為了實現(xiàn)用戶在任何時間、任何地點均能實現(xiàn)數(shù)據(jù)通信的目標(biāo)，要求傳統(tǒng)的計算機網(wǎng)絡(luò)由有線向無線、由固定向移動、由單一業(yè)務(wù)向多媒體發(fā)展，這一要求促進(jìn)了無線局域網(wǎng)技術(shù)的發(fā)展。在互聯(lián)網(wǎng)高速發(fā)展的今天，可以認(rèn)為無線局域網(wǎng)將成為未來的發(fā)展趨勢.本課題采用TSMC 0.18um CMOS工藝實現(xiàn)用于IEEE 802.1la協(xié)議的5GHz無線局域網(wǎng)接收機射頻前端集成電路一包括低噪聲放大器（Low-Noise Amplifier，LNA）和下變頻器電路（Downconverter），低噪聲放大器是射頻接收機前端的主要部分，其作用是在盡可能少引入噪聲的條件下對天線接收到的微弱信號進(jìn)行放大。下變須器是接收機的重要組成部分，它將低噪聲放大器的輸出射頻信號與本振信號進(jìn)行混頻，產(chǎn)生中頻信號。論文對射頻前端集成電路的原理進(jìn)行了分析，比較了不同電路結(jié)構(gòu)的性能，給出了射頻前端集成電路的電路設(shè)計、版圖設(shè)計、仿真結(jié)果和測試方案，仿真結(jié)果表明，此次設(shè)計的射頻前端集成電路具有低噪聲、低功耗的特點，其它性能也完全滿足設(shè)計指標(biāo)要求
標(biāo)簽： 無線局域網(wǎng) 接收機
上傳時間： 2022-06-20
上傳用戶：
變頻,vf200,手冊,單相200V輸入型項目規(guī)格標(biāo)準(zhǔn)適用電機輸出(kW)0.2～2.2kW額定輸出額定電壓單相200～230V AC(電源電壓比例)過負(fù)載電流額定值額定輸出電流的150% 1分鐘輸入電源相數(shù)?電壓?頻率單相200～230V AC 50/60Hz電壓允許變動額定輸入交流電壓的+10%、-15%頻率允許變動額定輸入頻率的±5%瞬時壓降耐量165V AC以上繼續(xù)運轉(zhuǎn)，降至165V AC以下時繼續(xù)運轉(zhuǎn)15ms
上傳時間： 2022-06-21
上傳用戶：
·Linux下H.264解碼器的優(yōu)化實現(xiàn)
上傳時間： 2013-07-15
上傳用戶：allen-zhao123
針對固定碼長Turbo碼適應(yīng)性差的缺點，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設(shè)計思想和“自底而上”的實現(xiàn)方法，對 Turbo編譯碼系統(tǒng)模塊化設(shè)計后優(yōu)化統(tǒng)一，經(jīng)時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結(jié)果表明，系統(tǒng)運行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計，為LTE標(biāo)準(zhǔn)下Turbo碼 ASIC的開發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時間： 2013-10-28
上傳用戶：d815185728
提出Linux用戶空間下的一種高性能定時器池的實現(xiàn)方法。主要基于時間輪、紅黑樹及Linux內(nèi)核提供了一種利于管理的定時器句柄Timerfd。結(jié)合紅黑樹、位圖、時間輪等技術(shù)，設(shè)計一種高性能級定時器池。池中定時器的粒度可達(dá)到40 ms，滿足用戶空間低延時的應(yīng)用需求，同時又可以方便地管理一定數(shù)量的定時器。
上傳時間： 2014-12-29
上傳用戶：lht618
針對固定碼長Turbo碼適應(yīng)性差的缺點，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設(shè)計思想和“自底而上”的實現(xiàn)方法，對 Turbo編譯碼系統(tǒng)模塊化設(shè)計后優(yōu)化統(tǒng)一，經(jīng)時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結(jié)果表明，系統(tǒng)運行穩(wěn)健可靠，并具有良好的移植性；集成化一體設(shè)計，為LTE標(biāo)準(zhǔn)下Turbo碼 ASIC的開發(fā)提供了參考。
標(biāo)簽： Turbo LTE 標(biāo)準(zhǔn) 編譯碼器
上傳時間： 2013-10-08
上傳用戶：回電話#
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<tt id="hrqms"></tt>
