婷婷精品国产一区二区三区日韩,最新国产精品拍自在线播放,亚洲午夜国产成人

線性反饋移位寄存器

[VHDL經(jīng)典設計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][

[VHDL經(jīng)典設計26例]--在xilinx芯片上調(diào)試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內(nèi)部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][10--4位十進制頻率計][11--譯碼掃描顯示電路][12--用狀態(tài)機實現(xiàn)序列檢測器的設計][13--用狀態(tài)機對ADC0832電路控制實現(xiàn)SIN函數(shù)發(fā)生器][14--用狀態(tài)機實現(xiàn)ADC0809的采樣電路設計][15--DMA方式A/D采樣控制電路設計][16--硬件電子琴][17--樂曲自動演奏][18--秒表][19--移位相加8位硬件乘法器][20--VGA圖像顯示控制器(彩條)][21--VGA圖像顯示控制器][22--等精度頻率計][23--模擬波形發(fā)生器][24--模擬示波器][25--通用異步收發(fā)器(UART)][26--8位CPU設計(COP2000)]

標簽： xilinx VHDL 01 02

上傳時間： 2014-09-06

上傳用戶：han_zh
使用verilog作為CPU設計語言實現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標志寄存器FLAG

使用verilog作為CPU設計語言實現(xiàn)單數(shù)據(jù)通路五級流水線的CPU。具有32個通用寄存器、一個程序計數(shù)器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節(jié)。數(shù)據(jù)存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數(shù)加、減、乘、除運算，并支持浮點數(shù)加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環(huán)右移4種移位運算，支持Load/Store操作，支持地址/立即數(shù)加載操作，支持無條件轉(zhuǎn)移和為0轉(zhuǎn)移、非0轉(zhuǎn)移、無符號>轉(zhuǎn)移、無符號<轉(zhuǎn)移、有符號>轉(zhuǎn)移、有符號<轉(zhuǎn)移等條件轉(zhuǎn)移。

標簽： CPU verilog FLAG 語言

上傳時間： 2013-12-11

上傳用戶：源弋弋
IP5306_I2C版本的寄存器說明

IP5306_I2C版本的寄存器說明適合配置的充電寶芯片，通過iic可以讀取運行狀態(tài)，但是遺憾的是沒有電量讀取，充電連接時是固定的二極管防反，輸出電壓有點低

標簽： ip5306 i2c 寄存器

上傳時間： 2021-11-01

上傳用戶：kent
反激式變換器中RCD箝位電路的設計

反激式變換器中RCD箝位電路的設計

標簽： RCD 反激式變換器箝位電路

上傳時間： 2013-07-13

上傳用戶：eeworm
反激式變換器中RCD箝位電路的設計.pdf

專輯類-開關電源相關專輯-119冊-749M 反激式變換器中RCD箝位電路的設計.pdf

標簽： RCD 反激式變換器箝位電路

上傳時間： 2013-06-26

上傳用戶：zhuyibin
MSP430寄存器（精）.rar

MSP430寄存器（精）

標簽： MSP 430 寄存器

上傳時間： 2013-06-14

上傳用戶：fujun35303
FPGA測試方法研究.rar

FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強大，滿足了目前集成電路發(fā)展的新需求，但是其結構同益復雜，規(guī)模也越來越大，內(nèi)部資源的種類也R益豐富，但同時也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內(nèi)部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內(nèi)部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結果。

標簽： FPGA 測試方法研究

上傳時間： 2013-06-11

上傳用戶：唐僧他不信佛
基于FPGA的混沌加密芯片技術研究

利用混沌的對初值和參數(shù)敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實現(xiàn),這些實現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場可編程門陣列)并行實現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對傳統(tǒng)LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數(shù)據(jù)進行擴散操作,以有效地抵抗統(tǒng)計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內(nèi)功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現(xiàn)方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節(jié)的加密速度.實驗結果表明,這兩種加密算法的FPGA實現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.

標簽： FPGA 混沌加密芯片技術研究

上傳時間： 2013-04-24

上傳用戶：yx007699
adf4350寄存器配置軟件

一個很好用的adf4350寄存器配置軟件，省卻了您繁瑣的計算寄存器值的時間

標簽： 4350 adf 寄存器軟件

上傳時間： 2013-06-30

上傳用戶：海陸空653
DSP2407寄存器查詢器

DSP2407寄存器查詢器軟件，方便查詢寄存器功能

標簽： 2407 DSP 寄存器查詢

上傳時間： 2013-04-24

上傳用戶：zuozuo1215