并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器
標簽： 并網(wǎng)逆變器
上傳時間： 2013-04-24
上傳用戶：jyycc
漢字ASCII碼-Unicode碼轉化器（轉換工具）
上傳時間： 2013-07-16
上傳用戶：hustfanenze
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節(jié)約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-05-25
上傳用戶：refent
8位電流模模數(shù)轉換器設計研究 8位電流模模數(shù)轉換器設計研究
標簽： 8位 電流模 模數(shù)轉換器
上傳時間： 2013-06-21
上傳用戶：kaixinxin196
近年來,隨著微電子技術的高速發(fā)展,數(shù)字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現(xiàn)這些算法芯片的研究成為信息產(chǎn)業(yè)的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優(yōu)化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優(yōu)化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據(jù)Huffman編碼表的規(guī)律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據(jù)Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優(yōu)的狀態(tài),可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產(chǎn)權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統(tǒng)的實現(xiàn).
上傳時間： 2013-05-31
上傳用戶：yuying4000
MPEG-4是目前非常流行的視頻壓縮標準,基于MPEG-4的視頻處理系統(tǒng)有兩種體系結構:可編程結構和專用結構.可編程結構靈活,適用范圍廣,易于升級,但電路復雜,電路功耗大.專用視頻編解碼器結構硬件開銷小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設計方法.目前市場上MPEG-4視頻編解碼芯片主要是Simple Profile級別的,而我們設計的芯片要實現(xiàn)Advanced Simple Profile級別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結的芯片設計方案,我們設計了基于FPGA的MPEG-4芯片設計開發(fā)平臺,完成算法的硬件仿真與測試.論文圍繞基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)設計,分為兩個部分.第一部分介紹了目前國內外實現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應用,概述了國際上MPEG-4視頻編解碼芯片設計的一般方法及其發(fā)展趨勢,詳細描述了我們的基于FPGA的MPEG-4編解碼芯片開發(fā)系統(tǒng)的結構.第二部分重點講述了基于FPGA的MPEG-4芯片開發(fā)系統(tǒng)各個電路模塊的設計,包括電源模塊、FPGA配置模塊、時鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時也介紹了I
標簽： MPEG4 FPGA 編解碼芯片 開發(fā)系統(tǒng)
上傳時間： 2013-06-15
上傳用戶：it男一枚
逆變器在自動控制系統(tǒng)、電機交流調速、電力變換以及電力系統(tǒng)控制中都起著重要的作用；各系統(tǒng)對逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求，實現(xiàn)可變頻、調壓、調相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過對每個脈沖寬度進行控制，以達到控制輸出電壓和改善輸出波形的目的；多重逆變器則是把幾個矩形波逆變器的輸出組合起來起來形成階梯波，從而消除諧波；PWM控制多重逆變器綜合上述兩種技術的特點，非常適合于應用在對諧波、電壓輸出及穩(wěn)定性要求比較高的場合。電力半導體技術和集成電路技術的快速發(fā)展，使得多重逆變器的控制、實現(xiàn)成為可能。 本文首先分析風力發(fā)電系統(tǒng)對逆變器的要求，從多重逆變器理論和PWM逆變器理論出發(fā)，提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應用在逆變電源、交流電機調速及電力變換領域中。 文中建立了一個多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調的多重逆變器的PWM控制，且能完成逆變器故障運行下的保護與告警。并在MATLAB/SIMULINK環(huán)境下對算法模型進行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎上，本文提出了一個基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實現(xiàn)方案。并給出一個主要由FPGA、ADC/DAC、驅動與保護電路、逆變器主回路及其他外圍電路構成的多重逆變器系統(tǒng)解決方案。實驗結果表明，此方案系統(tǒng)結構簡單、可行，很好完成上述多重逆變器的PWM控制算法。
上傳時間： 2013-06-28
上傳用戶：wmwai1314
較詳細的增量式和絕對式編碼器資料。開發(fā)前期很有用。
標簽： 編碼器
上傳時間： 2013-06-13
上傳用戶：dang2959809956
利用混沌的對初值和參數(shù)敏感、偽隨機以及遍歷等特性設計的加密方案,相對傳統(tǒng)加密方案而言,表現(xiàn)出許多優(yōu)越性能,尤其在快速置亂和擴散數(shù)據(jù)方面.目前,大多數(shù)混沌密碼傾向于軟件實現(xiàn),這些實現(xiàn)方案中數(shù)據(jù)串行處理且吞吐量有限,因而不適合硬件實現(xiàn).該論文分別介紹了適合FPGA(現(xiàn)場可編程門陣列)并行實現(xiàn)的序列密碼和分組密碼方案.序列密碼方案,對傳統(tǒng)LFSR(線性反饋移位寄存器)進行改進,采用非線性的混沌方程代替LFSR中的線性反饋方程,進而構造出基于混沌偽隨機數(shù)發(fā)生器的加密算法.分組密碼方案,從圖像置亂的快速性考慮,將兩維混沌映射擴展到三維空間;同時,引入另一種混沌映射對圖像數(shù)據(jù)進行擴散操作,以有效地抵抗統(tǒng)計和差分攻擊.對于這兩種方案,文中給出了VHDL(硬件描述語言)編程、FPGA片內功能模塊設計、加密效果以及硬件性能分析等.其中,序列密碼硬件實現(xiàn)方案,在不考慮通信延時的情況下,可以達到每秒61.622兆字節(jié)的加密速度.實驗結果表明,這兩種加密算法的FPGA實現(xiàn)方案是可行的,并且能夠得到較高的安全性和較快的加密速度.
上傳時間： 2013-04-24
上傳用戶：yx007699
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統(tǒng)中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統(tǒng)的機載二次雷達應答器普遍采用中小規(guī)模集成電路和分立元件設計,其穩(wěn)定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數(shù)字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數(shù)據(jù)、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現(xiàn)方案,在提高系統(tǒng)可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現(xiàn)及其時序仿真結果.
標簽： FPGA 機載 二次雷達 硬件系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
