現(xiàn)場可編程門陣列(FPGA)是一種現(xiàn)場可編程專用集成電路，它將門陣列的通用結(jié)構(gòu)與現(xiàn)場可編程的特性結(jié)合于一體，如今，F(xiàn)PGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應(yīng)用，它在數(shù)字系統(tǒng)中的作用日益變得重要，它所要求的準確性也變得更高。因此，對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發(fā)展，F(xiàn)PGA的密度和復(fù)雜程度也越來越高，使大量的故障難以使用傳統(tǒng)方法進行測試，所以人們把視線轉(zhuǎn)向了可測性設(shè)計(DFT)問題?？蓽y性設(shè)計的提出為解決測試問題開辟了新的有效途徑，而邊界掃描測試方法是其中一個重要的技術(shù)。 本文對FPGA的故障模型及其測試技術(shù)和邊界掃描測試的相關(guān)理論與方法進行了詳細的探討，給出了利用布爾矩陣理論建立的邊界掃描測試過程的數(shù)學(xué)描述和數(shù)學(xué)模型。論文中首先討論邊界掃描測試中的測試優(yōu)化問題，總結(jié)解決兩類優(yōu)化問題的現(xiàn)有算法，分別對它們的優(yōu)缺點進行了對比，進而提出對兩種現(xiàn)有算法的改進思想，并且比較了改進前后優(yōu)化算法的性能。另外，本文還對FPGA連線資源中基于邊界掃描測試技術(shù)的自適應(yīng)完備診斷算法進行了深入研究。在研究過程中，本文基于自適應(yīng)完備診斷的思想對原有自適應(yīng)診斷算法的性能進行了分析，并將獨立測試集和測試矩陣的概念引入原有自適應(yīng)診斷算法中，使改進后的優(yōu)化算法能夠簡化原算法的實現(xiàn)過程，并實現(xiàn)完備診斷的目標。最后利用測試仿真模型證明了優(yōu)化算法能夠更有效地實現(xiàn)完備診斷的目標，在緊湊性指標與測試復(fù)雜性方面比現(xiàn)在算法均有所改進，實現(xiàn)了算法的優(yōu)化。
標簽： FPGA 可測性設(shè)計 方法研究
上傳時間： 2013-06-30
上傳用戶：不挑食的老鼠
指紋識別作為生物特征識別的一種，在身份識別上有著其他手段不可比擬的優(yōu)越性：人的指紋具有唯一性和穩(wěn)定性；隨著指紋傳感器性能的提高和價格的降低．指紋的采集相對容易；指紋識別算法已經(jīng)比較成熟
標簽： 指紋識別 算法 硬件實現(xiàn)
上傳時間： 2013-07-28
上傳用戶：chongcongying
隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴大，實時處理技術(shù)成為研究的熱點。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場可編程門陣列)的特點使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟、靈活、方便。 本文設(shè)計了一種以FPGA為工作核心，并實現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個系統(tǒng)采用了自頂向下的設(shè)計方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計各個大模塊中的子模塊。 首先，利用FPGA對專用視頻轉(zhuǎn)換器SAA7111A進行控制，因為SAA7111A是采用IC總線模塊，從而完成了對SAA7111A的控制，并通過設(shè)計圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實現(xiàn)把標準的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號并采集的功能。 其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時序和地址配置空間等，設(shè)計了簡化邏輯的狀態(tài)機，并用VHDL硬件描述語言設(shè)計了程序，完成了簡化邏輯的PCI接口設(shè)計在FPGA芯片內(nèi)部的實現(xiàn)，達到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計的靈活性。 再次，設(shè)計了WINDOWS下對PCI接口的驅(qū)動程序。驅(qū)動程序可以選擇不同的方法來完成，當然每個方法都有自己的特點，對幾種主要設(shè)計驅(qū)動程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對配置空間的設(shè)計、系統(tǒng)端口和內(nèi)存映射的設(shè)計、中斷服務(wù)的設(shè)計等，用VC++語言編寫了驅(qū)動程序。 最后，考慮到增加系統(tǒng)的實用性和完備性，還填加設(shè)計了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲到硬盤中。本系統(tǒng)中，這部分設(shè)計是利用Altera公司提供的IP核來完成壓縮的，同時還用VHDL語言在FPGA上設(shè)計了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲到硬盤中。
上傳時間： 2013-06-01
上傳用戶：程嬰sky
文中簡單闡述了紅外輻射機理，論述了紅外焦平面陣列技術(shù)的發(fā)展狀況。紅外成像系統(tǒng)，尤其是紅外焦平面陣列，由于探測器材料和制造工藝的原因，各像素點之間的靈敏度存在差別，甚至存在一些缺陷點，各個探測單元特征參數(shù)不完全一致，因而存在著較大的非均勻性，降低了圖像的分辨率，影響了紅外成像系統(tǒng)的有效作用距離。實時非均勻性校正是提高和改善紅外圖像質(zhì)量的一項重要技術(shù)。 論文建立了描述其非均勻性的數(shù)學(xué)模型，分析了紅外焦平面陣列非均勻性產(chǎn)生的原因及特點，討論了幾種常用的非均勻性校正的方法，指出了其各自的優(yōu)缺點和適應(yīng)場合。 根據(jù)紅外探測器光譜響應(yīng)的特點和基于參考源的兩點溫度非均勻性校正理論，采用FPGA+DSP實現(xiàn)紅外成像系統(tǒng)實時非均勻性兩點校正，設(shè)計完成了相應(yīng)的紅外焦平面陣列非均勻性校正硬件電路。對該系統(tǒng)中各個模塊的功能及電路實現(xiàn)進行了詳細的描述，并給出了相應(yīng)的結(jié)構(gòu)框圖。同時給出了該圖像處理器的部分軟件流程圖。該方法動態(tài)范圍大而且處理速度快，適用于紅外成像系統(tǒng)實時的圖像處理場合。實踐表明，該方案取得了較為滿意的結(jié)果。
上傳時間： 2013-04-24
上傳用戶：shinnsiaolin
msp430單片機c語言應(yīng)用程序設(shè)計實例精講,msp430單片機c語言應(yīng)用程序設(shè)計實例精講,msp430單片機c語言應(yīng)用程序設(shè)計實例精講
上傳時間： 2013-05-17
上傳用戶：1222
對MSP430的C編譯器做詳細講解，使讀者熟練掌握IAR軟件的使用
上傳時間： 2013-06-02
上傳用戶：13913148949
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標準在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會議(H.263)、DVD(MPEG-2)、機頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標準的出臺則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國際電信聯(lián)合會和國際標準化組織共同發(fā)展的下一代視頻壓縮標準之一。新標準中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測、1/4像素精度預(yù)測、整數(shù)DCT變換、變塊尺寸運動補償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實現(xiàn)。 本文主要根據(jù)視頻會議應(yīng)用的需要對JM8.6代碼進行優(yōu)化，目標是實現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對部分功能模塊進行電路設(shè)計。在設(shè)計方法上采用自頂向下的設(shè)計方法，首先對H.264編碼器的C代碼和算法進行優(yōu)化，并對優(yōu)化后的結(jié)果進行測試比較，結(jié)果顯示在圖像質(zhì)量沒有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達到15幀以上，滿足了視頻會議應(yīng)用的實時性要求。然后，以C模型為參考對H.264編碼器的部分功能模塊電路進行設(shè)計。采用Verilog HDL實現(xiàn)了這些模塊，并在Quartus Ⅱ中進行了綜合、仿真、驗證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計，詳細說明模塊的工作原理和過程，然后進行多組的仿真測試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計的正確性。
上傳時間： 2013-06-11
上傳用戶：kjgkadjg
現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向。用FPGA實現(xiàn)調(diào)制解調(diào)器具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強的特點，符合未來通信技術(shù)發(fā)展的方向。論文從以下幾個方面討論和實現(xiàn)了基于FPGA的調(diào)制解調(diào)系統(tǒng)。 論文首先介紹了調(diào)制解調(diào)系統(tǒng)的發(fā)展現(xiàn)狀及FPGA的相關(guān)知識。然后介紹了幾種常見的相位調(diào)制解調(diào)方式，重點是QDPSK調(diào)制解調(diào)系統(tǒng)的理論算法。 論文重點介紹了QDPSK解調(diào)調(diào)制系統(tǒng)的具體實現(xiàn)。首先，在在MATLAB環(huán)境下對系統(tǒng)里的每個子模塊完成了功能仿真，并取得滿意的仿真結(jié)果；其次，在QDPSK調(diào)制解調(diào)系統(tǒng)功能仿真正確的基礎(chǔ)上，對每個模塊的功能編寫C++算法，并且驗證了算法的正確性和可實現(xiàn)性；最后，在altera公司的FPGA開發(fā)平臺Quartus Ⅱ 6.0上，采用Verilog硬件描述語言對QDPSK調(diào)制解調(diào)系統(tǒng)實現(xiàn)了時序仿真和綜合仿真。
標簽： QDPSK FPGA 調(diào)制 解調(diào)技術(shù)
上傳時間： 2013-07-21
上傳用戶：moonkoo7
隨著科學(xué)技術(shù)水平的不斷提高，在科研和生產(chǎn)過程中為了更加真實的反映被測對象的性質(zhì)，對測試系統(tǒng)的性能要求越來越高。傳統(tǒng)的測試裝置，由于傳輸速度低或安裝不便等問題已不能滿足科研和生產(chǎn)的實際需要。USB技術(shù)的出現(xiàn)很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協(xié)議下為480Mbps)等優(yōu)點，已逐漸得到廣泛的應(yīng)用。 本課題研究并設(shè)計了一套基于USB2.0的數(shù)據(jù)采集系統(tǒng)。論文首先詳細介紹了USB總線協(xié)議，然后從系統(tǒng)的總體結(jié)構(gòu)、硬件電路、軟件程序以及系統(tǒng)性能檢測等幾個方面，詳細闡述了系統(tǒng)的設(shè)計思想和實現(xiàn)方案。系統(tǒng)采用雙12位A/D轉(zhuǎn)換器，提供兩條模擬信號通道，可以同時采集雙路信號，最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設(shè)計和程序設(shè)計。系統(tǒng)應(yīng)用FPGA芯片作系統(tǒng)的核心控制，控制系統(tǒng)的數(shù)據(jù)采集和與USB接口芯片的數(shù)據(jù)交換，并產(chǎn)生其中的邏輯控制信號和時序信號。同時應(yīng)用FPGA芯片作系統(tǒng)的核心控制可提高了系統(tǒng)穩(wěn)定性、減小設(shè)備的體積。系統(tǒng)的軟件設(shè)計，主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應(yīng)用程序及其驅(qū)動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發(fā)平臺，雖然增加了復(fù)雜程度，但是軟件執(zhí)行效率及重用性均得到提高。 最后，應(yīng)用基于USB2.0的數(shù)據(jù)采集系統(tǒng)測試標準信號及電木的導(dǎo)熱系數(shù)，以驗證測試系統(tǒng)的可靠信與準確性。
標簽： FPGA USB 接口 數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：鳳臨西北
回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場合對回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號在電話網(wǎng)中傳輸時由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實現(xiàn)的，這種回波抵消器在系統(tǒng)實時性要求不高的場合能很好的滿足回波抵消的性能要求，但是在實時性要求較高的場合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實時的需要?，F(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試和硬件升級。 本文研究目標是如何在FPGA芯片上實現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠端檢測算法、雙講檢測算法、NLP算法、舒適噪聲產(chǎn)生算法，并實現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計流程與實現(xiàn)方法，并利用硬件描述語言Verilog HDL實現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。并在FPGA硬件平臺上實現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標準和建議，對設(shè)計進行了大量的主、客測試，各項測試結(jié)果均達到或優(yōu)于G．168的要求。
上傳時間： 2013-06-23
上傳用戶：123啊
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
