基于Verilog-HDL的硬件電路的實現
9.3 脈沖計數與顯示
9.3.1 脈沖計數器的工作原理
9.3.2 計數模塊的設計與實現
9.3.3 parameter的使用方法
9.3.4 repeat循環語句的使用方法
9.3.5 系統函數$random的使用方法
9.3.6 脈沖計數器的Verilog-HDL描述
9.3.7 特定脈沖序列的發生
9.3.8 脈沖計數器的硬件實現
標簽：
Verilog-HDL
parameter
9.3
硬件電路
上傳時間：
2013-12-14
上傳用戶：jeffery
