電源是電子設(shè)備的重要組成部分，其性能的優(yōu)劣直接影響著電子設(shè)備的穩(wěn)定性和可靠性。隨著電子技術(shù)的發(fā)展，電子設(shè)備的種類越來越多，其對(duì)電源的要求也更加靈活多樣，因此如何很好的解決系統(tǒng)的電源問題已經(jīng)成為了系統(tǒng)成敗的關(guān)鍵因素。 本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn)。根據(jù)電流模式的PWM控制原理，研究設(shè)計(jì)了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動(dòng)控制兩路單獨(dú)的轉(zhuǎn)換器工作，兩相結(jié)構(gòu)能提供大的輸出電流，但是在開關(guān)上的功耗卻很低。芯片能夠精確的調(diào)整CPU核心電壓，對(duì)稱不同通道之間的電流。本電源管理芯片單獨(dú)檢測(cè)每一通道上的電流，以精確的獲得每個(gè)通道上的電流信息，從而更好的進(jìn)行電流對(duì)稱以及電路的保護(hù)。 文中對(duì)該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發(fā)生電路、比較器電路、平均電流電路、電流檢測(cè)電路等進(jìn)行了設(shè)計(jì)并給出了仿真驗(yàn)證結(jié)果。該芯片只需外接少數(shù)元件就可構(gòu)成一個(gè)高性能的雙相DC-DC開關(guān)電源，可廣泛應(yīng)用于CPU供電系統(tǒng)等。 通過應(yīng)用Hspice軟件對(duì)該變換器芯片的主要模塊電路進(jìn)行仿真，驗(yàn)證了設(shè)計(jì)方案和理論分析的可行性和正確性，同時(shí)在芯片模塊電路設(shè)計(jì)的基礎(chǔ)上，應(yīng)用0.8μmBICMOS工藝設(shè)計(jì)規(guī)則完成了芯片主要模塊的版圖繪制，編寫了DRC、LVS文件并驗(yàn)證了版圖的正確性。所設(shè)計(jì)的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達(dá)到了預(yù)期的要求。
上傳時(shí)間： 2013-06-06
上傳用戶：dbs012280
射頻基站芯片F(xiàn)M1722應(yīng)用設(shè)計(jì).................
上傳時(shí)間： 2013-06-16
上傳用戶：cxl274287265
RFID 低頻基站芯片開發(fā)及應(yīng)用文檔 方便開發(fā)
上傳時(shí)間： 2013-05-15
上傳用戶：qiao8960
s3c2440芯片中文手冊(cè)，不要錯(cuò)過呀，好東西，想要的速度下載
上傳時(shí)間： 2013-04-24
上傳用戶：abc123456.
SATA接口是新一代的硬盤串行接口標(biāo)準(zhǔn)，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2．0是SATA的第二代標(biāo)準(zhǔn)，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達(dá)3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊(duì)列）、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn)，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù)，所以對(duì)硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進(jìn)行設(shè)計(jì)和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問題進(jìn)行了闡述。其次，本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析，并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說明。接著，本論文對(duì)SATA2．0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解，包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問題并給出解決問題的方法。然后，對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述，并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后，本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問題，并分析測(cè)試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試，目前工作正常，性能良好，已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：JIUSHICHEN
51單片機(jī)綜合學(xué)習(xí)系統(tǒng) STC芯片燒寫軟件
上傳時(shí)間： 2013-04-24
上傳用戶：akk13
51單片機(jī)綜合學(xué)習(xí)系統(tǒng) SST芯片燒寫軟件
上傳時(shí)間： 2013-07-21
上傳用戶：plsee
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
信息安全在當(dāng)今的社會(huì)生產(chǎn)生活中已經(jīng)被廣為關(guān)注，對(duì)敏感信息進(jìn)行加密是提高信息安全性的一種常見的和有效的手段。 常見的加密方法有軟件加密和硬件加密。軟件加密的方法因?yàn)榧用芩俣鹊汀踩圆钜约鞍惭b不便，在一些高端或主流的加密處理中都采用硬件加密手段對(duì)數(shù)據(jù)進(jìn)行處理。硬件加密設(shè)備如加密狗和加密卡已經(jīng)廣泛地應(yīng)用于信息加密領(lǐng)域當(dāng)中。 但是加密卡和加密狗因?yàn)椴捎玫氖嵌嘈酒Y(jié)構(gòu)，即采用獨(dú)立的USB通信芯片和獨(dú)立的加密芯片來分別實(shí)現(xiàn)數(shù)據(jù)的USB傳輸和加密功能，如果在USB芯片和加密芯片之間進(jìn)行數(shù)據(jù)竊聽的話，很輕易地就可以獲得未加密的明文數(shù)據(jù)。作者提出了一種新的基于單芯片實(shí)現(xiàn)的USB加密接口芯片的構(gòu)想，采用一塊芯片實(shí)現(xiàn)數(shù)據(jù)的USB2.0通信和AES加密功能，命名為USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口標(biāo)準(zhǔn)和AES加密算法。該加密芯片可以實(shí)現(xiàn)與主機(jī)的快速通信，具有快速的密碼處理能力，對(duì)外提供USB接口，支持基于USB密碼載體的自身安全初始化方式。 根據(jù)設(shè)計(jì)思想，課題研究并設(shè)計(jì)了USB2.0加密接口芯片的總體硬件架構(gòu)，設(shè)計(jì)了USB模塊和AES加密模塊。為了解決USB通信模塊與AES加密模塊之間存在的數(shù)據(jù)處理單元匹配以及速度匹配問題，本文設(shè)計(jì)了AESUSB緩沖器，優(yōu)化了AES有限域加密算法。最后，利用VerilogHDL語言在FPGA芯片上實(shí)現(xiàn)了USB2.0加密接口芯片的功能，并在此基礎(chǔ)之上對(duì)加密芯片的通信和加密性能進(jìn)行了測(cè)試和驗(yàn)證。
上傳時(shí)間： 2013-05-24
上傳用戶：黃華強(qiáng)
本文著重研究用現(xiàn)場(chǎng)可編程門陣列(FPGA)來開發(fā)設(shè)計(jì)精插補(bǔ)芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計(jì)了逐點(diǎn)比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補(bǔ)算法，并對(duì)各種算法模塊進(jìn)行了仿真驗(yàn)證。又設(shè)計(jì)了三個(gè)算法選通信號(hào)，將三種算法模塊綜合成了一個(gè)整電路。 在完成了FPGA內(nèi)部三種算法的實(shí)現(xiàn)后，設(shè)計(jì)以一個(gè)STC單片機(jī)為粗插補(bǔ)處理器的FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)，并制作了PCB板。實(shí)驗(yàn)開發(fā)系統(tǒng)板中設(shè)計(jì)了單片機(jī)程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實(shí)現(xiàn)FPGA上電自動(dòng)配置。可用該實(shí)驗(yàn)系統(tǒng)板進(jìn)行精插補(bǔ)芯片的設(shè)計(jì)與開發(fā)，以及對(duì)所完成設(shè)計(jì)的功能進(jìn)行驗(yàn)證。 為驗(yàn)證所設(shè)計(jì)芯片的插補(bǔ)功能，編寫了單片機(jī)粗插補(bǔ)程序，將產(chǎn)生的粗插補(bǔ)坐標(biāo)增量發(fā)給FPGA進(jìn)行插補(bǔ)實(shí)驗(yàn)，得到了理想的插補(bǔ)輸出脈沖。又編寫了單片機(jī)脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機(jī)。最后通過編寫PC機(jī)的串口通信程序以及根據(jù)插補(bǔ)脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補(bǔ)軌跡圖形。 最終繪圖結(jié)果顯示，在20M輸入時(shí)鐘頻率下，由插補(bǔ)脈沖生成的插補(bǔ)軌跡圖形正確，驗(yàn)證了本文設(shè)計(jì)的三種插補(bǔ)算法功能的正確性。本設(shè)計(jì)插補(bǔ)芯片達(dá)到了高速插補(bǔ)功能要求。
標(biāo)簽： FPGA 數(shù)控 片的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zgu489
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
