//------------------------------------------------------------------------------------//此程序?yàn)锳DC轉(zhuǎn)換程序，可以選擇向ADC0BUSY寫1或用定時(shí)器0,1,2,3作為ADC的啟動(dòng)信號(hào)。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定義函數(shù)//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看門狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //選擇相應(yīng)的啟動(dòng)方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此處設(shè)斷點(diǎn)，觀察ADCRESULT的結(jié)果 } }
上傳時(shí)間： 2013-10-13
上傳用戶：SimonQQ
已通過CE認(rèn)證。（為什么要選擇經(jīng)過CE認(rèn)證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動(dòng)電路。所選購的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達(dá)1.5V的低壓器件。 更先進(jìn)的波形驅(qū)動(dòng)電路極大抑制工作噪聲,配合IC廠家認(rèn)證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗(yàn),保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級(jí)軟件（免費(fèi)）。可測試SRAM、標(biāo)準(zhǔn)TTL/COMS電路，并能自動(dòng)判斷型號(hào)。 自動(dòng)檢測芯片錯(cuò)插和管腳接觸不良,避免損壞器件。 完善的過流保護(hù)功能,避免損壞編程器。 邏輯測試功能。可測試和自動(dòng)識(shí)別標(biāo)準(zhǔn)TTL/CMOS邏輯電路和用戶自定義測試向量的非標(biāo)準(zhǔn)邏輯電路。 豐富的軟件功能簡化操作，提高效率，避免出錯(cuò)，對(duì)用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對(duì)象器件的各種操作、設(shè)置，包括器件型號(hào)設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運(yùn)行時(shí)一步進(jìn)入寫片操作。器件型號(hào)選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗(yàn)、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動(dòng)啟動(dòng)批處理命令，無須人工按鍵。自動(dòng)序列號(hào)功能按用戶要求自動(dòng)生成并寫入序列號(hào)。借助于開放的API用戶可以在線動(dòng)態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號(hào)選錯(cuò)，軟件按照實(shí)際讀出的ID提示相近的候選型號(hào)。自動(dòng)識(shí)別文件格式, 自動(dòng)提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號(hào) 編程(秒) 校驗(yàn)(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
標(biāo)簽： superpro 280 驅(qū)動(dòng) 編程器軟件
上傳時(shí)間： 2013-10-18
上傳用戶：suicoe
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時(shí)間： 2013-10-09
上傳用戶：qijian11056
USB Anaslyst-I分析儀軟件 安裝程序
標(biāo)簽： Anaslyst-I USB 分析儀 軟件
上傳時(shí)間： 2013-11-17
上傳用戶：yczrl
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-21
上傳用戶：wxqman
vhdl語言例程集錦
上傳時(shí)間： 2013-10-11
上傳用戶：rocketrevenge
PCB線寬和電流關(guān)系公式 先計(jì)算Track的截面積，大部分PCB的銅箔厚度為35um（即 1oz）它乘上線寬就是截面積，注意換算成平方毫米。 有一個(gè)電流密度經(jīng)驗(yàn)值，為15~25安培/平方毫米。把它稱上截面積就得到通流容量。 I=KT（0.44）A（0.75）， 括號(hào)里面是指數(shù)， K為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048 T為最大溫升，單位為攝氏度（銅的熔點(diǎn)是1060℃） A為覆銅截面積，單位為square mil. I為容許的最大電流，單位為安培。 一般 10mil=0.010inch=0.254mm 1A ， 250mil=6.35mm 8.3A ？倍數(shù)關(guān)系，與公式不符 ？
上傳時(shí)間： 2013-11-12
上傳用戶：ljd123456
附件附帶破解補(bǔ)丁 浩辰CAD 2012專業(yè)版破解方法： 按正常安裝浩辰CAD 2012專業(yè)版，點(diǎn)擊安裝KeyGen.exe。 浩辰CAD2012，以增強(qiáng)軟件實(shí)用性、易用性為主要目標(biāo)，新增了大量實(shí)用功能，改進(jìn)了著色、消隱的正確性，提升了大幅面光柵圖像處理的性能，同時(shí)改進(jìn)了LISP\VBA二次開發(fā)接口的正確性和兼容性。 浩辰CAD 2012根據(jù)國內(nèi)外用戶的需求，增加了大量實(shí)用功能，例如動(dòng)態(tài)塊、DWF文件插入、隔離隱藏對(duì)象、轉(zhuǎn)換EXCEL表格、塊屬性管理器、放樣、超級(jí)填充等。 浩辰cad2012新增功能： 1、動(dòng)態(tài)塊（bedit） 動(dòng)態(tài)塊具有靈活性和智能性。 用戶在操作時(shí)可以輕松地更改圖形中的動(dòng)態(tài)塊參照。 可以通過自定義夾點(diǎn)或自定義特性來操作動(dòng)態(tài)塊參照中的幾何圖形。 a)通過設(shè)置圖塊中元素的可見性，一個(gè)圖塊中可以包含一種圖形的多種形態(tài)，如下圖的汽車模塊就包含跑車、轎車和卡車的各向視圖，只需在可見性列表中選擇一個(gè)選項(xiàng)，就可以顯示相應(yīng)的圖形。 還可對(duì)圖塊中的圖形設(shè)置參數(shù)和動(dòng)作，可對(duì)圖塊的整體或部分圖形進(jìn)行移動(dòng)、旋轉(zhuǎn)、翻轉(zhuǎn)、縮放、陣列等；并可建立查詢列表，對(duì)圖塊進(jìn)行參數(shù)化控制。通過圖塊的動(dòng)作設(shè)置，一個(gè)圖塊可以派生出數(shù)個(gè)圖塊，如下圖所示： 2、DWF參考底圖（dwfattach） 可以將dwf文件插入到當(dāng)前圖中作為參考底圖，并可以捕捉到底圖的端點(diǎn)、中點(diǎn)，如下圖所示： 3、對(duì)象隔離、對(duì)象隱藏、取消對(duì)象隔離 可將選擇的對(duì)象暫時(shí)隱藏，也可將選擇對(duì)象以外的其他所有對(duì)象隱藏。當(dāng)圖中對(duì)象較多，利用此命令可以簡化圖紙，方便后續(xù)操作，操作起來比圖層隔離更加簡便、直觀。 4、凍結(jié)其它圖層和鎖定其它圖層 浩辰CAD 之前版本提供了圖層隔離的功能，凍結(jié)其他圖層和鎖定其它圖層與圖層隔離功能類似，可以通過選擇需要顯示或可編輯對(duì)象，將其他圖層進(jìn)行凍結(jié)和鎖定。 5、CAD表格轉(zhuǎn)EXCEL表格 可以直接選擇CAD中由直線、多段線和單行文字、多行文字組成的表格輸出為EXCEL表格。 6、文字遞增 可以對(duì)序號(hào)、編號(hào)、數(shù)值進(jìn)行遞增復(fù)制，間距、數(shù)量和增量均可隨心所欲地控制。 7、多段線布爾運(yùn)算 可直接對(duì)封閉的多段線進(jìn)行差并交計(jì)算，無需轉(zhuǎn)換面域，有時(shí)比修剪更簡便。 8、拼寫檢查（spell） 此功能實(shí)現(xiàn)對(duì)用戶輸入的單詞或文章進(jìn)行單詞校驗(yàn)，提示匹配的單詞列表，方便用戶進(jìn)行正確的單詞填寫工作。可以實(shí)現(xiàn)不同語言的單詞校驗(yàn)工作，包括英文，德文，等8種語言。 可以對(duì)全部實(shí)體（包括布局，模型中的所有實(shí)體）進(jìn)行校驗(yàn)。 可以分別對(duì)布局或模型中的實(shí)體進(jìn)行校驗(yàn)。 可以單獨(dú)對(duì)一個(gè)實(shí)體或一個(gè)選擇集進(jìn)行校驗(yàn)。 方便用戶自定義詞典。 兼容的自定義詞典。 支持文字，塊內(nèi)文字，塊屬性，屬性，標(biāo)注的校驗(yàn)。 9、放樣（Loft） 通過對(duì)包含兩條或者兩條以上的橫截面曲線的一組曲線進(jìn)行放樣（繪制實(shí)體或曲面）來創(chuàng)建三維實(shí)體或曲面。 10、塊屬性管理器（battman） 創(chuàng)建帶屬性的塊后，執(zhí)行 battman 對(duì)塊中屬性定義進(jìn)行查詢和修改，如果將修改應(yīng)用到所有塊參照，則對(duì)應(yīng)塊的塊參照中屬性實(shí)體也會(huì)做對(duì)應(yīng)修改。 11、超級(jí)填充（superhatch） 超級(jí)填充命令有點(diǎn)像hatch命令，不同的是，可以使用該命令將光柵圖像、塊、外部參照和擦除這些實(shí)體作為填充實(shí)體對(duì)閉合區(qū)域進(jìn)行填充。 12、線上寫字 可以在選擇線上書寫文字，線會(huì)被自動(dòng)打斷，文字會(huì)放到線中間。 ◆ 重要功能改進(jìn) 1、超鏈接 浩辰CAD 2012版的超鏈接不僅修改了以前存在的一些錯(cuò)誤，而且提供了更為豐富的功能。 a)支持web鏈接的瀏覽和連接的設(shè)置。 b)支持打開操作系統(tǒng)可打開的所有文件。 c)支持dwg圖紙的視圖定位。 d)支持超鏈接的復(fù)制粘貼。 e)可以通過鼠標(biāo)光標(biāo)狀態(tài)來判斷是否存在鏈接，方便用戶判斷是否存在鏈接。 f)可以通過ctrl+鼠標(biāo)點(diǎn)擊打開設(shè)置的文件，方便用戶的操作。 g)可以通過右鍵打開塊內(nèi)實(shí)體的鏈接。 2、光柵圖像 浩辰CAD 2012版不僅增加了圖像格式的支持，同時(shí)提升了大分辨率光柵圖像的插入、顯示和打印的效果和速度。 a) 增加了對(duì)多種圖像格式的支持，諸如：CALS-1(*.cal,*.mil,*.rst,*.cg4)、RLC、GEOSPORT(.bil)、PICT(.pct/.pict)、IG4、Autodesk Animator(.fil/.flc)。 b) 內(nèi)存使用問題，可以插入多張圖片，內(nèi)存不會(huì)增加。 c) 光柵圖像打印問題（不清晰）。 d) 插入大圖像時(shí)，預(yù)覽速度大幅提升。 3、二次開發(fā)改進(jìn) 浩辰CAD 2012版針對(duì)二次開發(fā)商和用戶提出的一些LISP及VBA與AutoCAD存在的兼容性問題進(jìn)行了系統(tǒng)梳理，兼容性有明顯提升，此外還針對(duì)國外二次開發(fā)商的需求開發(fā)了Lisp調(diào)試器。 a) Lisp改進(jìn) 處理了線程問題、命令范圍值問題、VLX解析問題，對(duì)Lisp程序執(zhí)行速度進(jìn)行了優(yōu)化。 b) VBA改進(jìn) 處理了VBA的文檔管理、接口不全、接口錯(cuò)誤、類派生關(guān)系錯(cuò)誤問題。 c) Lisp調(diào)試器 用戶在使用浩辰CAD時(shí)，由于LISP與AutoCAD不完全兼容，用戶需要一個(gè)工具進(jìn)行調(diào)試，以協(xié)助用戶解決及分析報(bào)告LISP問題。此系統(tǒng)以完成調(diào)試功能為主，不處理詞法分析前的映射。適用于中級(jí)以上開發(fā)用戶。
上傳時(shí)間： 2013-11-24
上傳用戶：lepoke
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計(jì)訣竅，我們特別邀請(qǐng)到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級(jí)技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級(jí)經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級(jí)經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計(jì)問題發(fā)表他們的獨(dú)到見解，包括：什么是目前FPGA應(yīng)用工 程師面對(duì)的最主要設(shè)計(jì)問題？如何解決？當(dāng)開始一個(gè)新的FPGA設(shè)計(jì)時(shí)，你們會(huì)推薦客戶采用什么樣 的流程？對(duì)于I/O信號(hào)分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準(zhǔn)備移植到另外一個(gè)FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會(huì)建議你的客戶如何做？
上傳時(shí)間： 2013-10-21
上傳用戶：wawjj
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間： 2013-11-06
上傳用戶：wentianyou
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
