嵌入式系統(tǒng)硬件模型結(jié)構(gòu)，此系統(tǒng)主要由微處理器MPU、外圍電路，以及外設(shè)組成，微處理器為ARM 嵌入式處理芯片，如ARM7TMDI 系列及ARM9 系列微處理器，MPU 為整個(gè)嵌入式系統(tǒng)硬件的核心，決定了整個(gè)系統(tǒng)功能和應(yīng)用領(lǐng)域。外圍電路根據(jù)微處理器不同而略有不同，主要由電源管理模型、時(shí)鐘模塊、閃存FIASH、隨機(jī)存儲(chǔ)器RAM，以及只讀存儲(chǔ)器ROM 組成。這些設(shè)備是一個(gè)微處理器正常工作所必須的設(shè)備。外部設(shè)備將根據(jù)需要而各不相同，如通用通信接口USB、RS-232、RJ-45 等，輸入輸出設(shè)備，如鍵盤、LCD 等。外部設(shè)備將根據(jù)需要定制。
標(biāo)簽： 嵌入式 系統(tǒng)開發(fā) 模式 流程
上傳時(shí)間： 2013-11-02
上傳用戶：cjl42111
用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認(rèn)情況下生成*.hex 的可執(zhí)行文件，但是當(dāng)我們要生成*.bin 的可執(zhí)行文件時(shí)怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進(jìn)行轉(zhuǎn)換。也就是說(shuō)首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉(zhuǎn)換成*.bin格式的文件。下面將具體說(shuō)明這個(gè)操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對(duì)話框，選擇User 標(biāo)簽頁(yè)；3. 構(gòu)選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點(diǎn)值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語(yǔ)法格式如下：命令的格式為：fromelf [options] input_file命令選項(xiàng)如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認(rèn)的輸出為文本格式)--nodebug 在生成的映象中不包含調(diào)試信息--nolinkview 在生成的映象中不包含段的信息二進(jìn)制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進(jìn)制格式的文件--i32 生成Intel 32 位十六進(jìn)制格式的文件--vhx 面向字節(jié)的位十六進(jìn)制格式的文件t--base addr 設(shè)置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標(biāo)志-v 打印詳細(xì)信息-a 打印數(shù)據(jù)地址(針對(duì)帶調(diào)試信息的映象)-d 打印數(shù)據(jù)段的內(nèi)容-e 打印表達(dá)式表print exception tables-f 打印消除虛函數(shù)的信息-g 打印調(diào)試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動(dòng)態(tài)段的內(nèi)容-z 打印代碼和數(shù)據(jù)大小的信息
標(biāo)簽： MDK bin 可執(zhí)行文件
上傳時(shí)間： 2013-12-17
上傳用戶：AbuGe
常見(jiàn)問(wèn)題數(shù)據(jù)采集控制系統(tǒng)的組成？ 1、變送器和執(zhí)行器 2、信號(hào)調(diào)理器3、數(shù)據(jù)采集控制硬件4、計(jì)算機(jī)軟件 選擇數(shù)據(jù)采集卡要從那幾個(gè)方面進(jìn)行考慮？ 1、通道的類型及個(gè)數(shù)2、差分或單端輸入3、采樣速度4、精度要求 名詞解釋單端輸入方式：各路輸入信號(hào)共用一個(gè)參考電位，即各路輸入信號(hào)共地，這是最常用的接線方式。使用單端輸入方式時(shí)，地線比較穩(wěn)定，抗干擾能力較強(qiáng)。 雙端輸入方式：各路輸入信號(hào)各自使用自己的參考電位，即各路輸入信號(hào)不共地。如果輸入信號(hào)來(lái)自不同的信號(hào)源，而這些信號(hào)源的參考電位(地線)略有差異，可考慮使用這種接線方式。 單極性信∶號(hào)輸入信號(hào)相對(duì)于模擬地電位來(lái)講,只偏向一側(cè),如輸入電壓為0～10V。雙極性信號(hào)∶輸入信號(hào)相對(duì)于模擬地電位來(lái)講,可高可低,如輸入電壓為-5V～+5V。 A/D轉(zhuǎn)換速率∶表明A/D轉(zhuǎn)換芯片的工作速度。 初始地址∶使用板卡時(shí)，需要對(duì)卡上的一組寄存器進(jìn)行操作，這組寄存器占用數(shù)個(gè)連續(xù)的地址，一般將其中最低的地址值定為此卡的初始地址。
標(biāo)簽： 數(shù)據(jù)采集 圖解
上傳時(shí)間： 2014-01-13
上傳用戶：sy_jiadeyi
SDH傳輸系統(tǒng)光接口 SDH光接口的分類及應(yīng)用代碼 應(yīng)用代碼的表達(dá)方式：X-Y.Z，如：V-64.2、S-64.1
標(biāo)簽： 傳輸系統(tǒng) 數(shù)字接口 光接口
上傳時(shí)間： 2013-11-22
上傳用戶：非洲之星
通過(guò)比較各種隔離數(shù)字通信的特點(diǎn)和應(yīng)用范圍，指出塑料光纖在隔離數(shù)字通信中的優(yōu)勢(shì)。使用已經(jīng)標(biāo)準(zhǔn)化的TOSLINK接口，有利于節(jié)省硬件開發(fā)成本和簡(jiǎn)化設(shè)計(jì)難度。給出了塑料光纖的硬件驅(qū)動(dòng)電路，說(shuō)明設(shè)計(jì)過(guò)程中的注意事項(xiàng)，對(duì)光收發(fā)模塊的電壓特性和頻率特性進(jìn)行全面試驗(yàn)，并給出SPI口使用塑料光纖隔離通信的典型應(yīng)用電路圖。試驗(yàn)結(jié)果表明，該設(shè)計(jì)可為電力現(xiàn)場(chǎng)、電力電子及儀器儀表的設(shè)計(jì)提供參考。 Abstract: y comparing characteristics and applications area of various isolated digital communications， this article indicates advantages of plastic optical fiber in isolated digital communications. Using the standardized TOSLINK interface， it helps to control costs and difficulty in hardware development and design. Then it gives the hardware driver circuit of plastic optical fiber module， explains the noticed details in design process， gives results on the basis of the optical transceiver module voltage characteristics and frequency characteristics tests. Finally，it gives typical application circuit of the SPI communication port by using plastic optical fiber isolation .The results show that this design can be referenced for the power field， power electronics and instrumentation design.
標(biāo)簽： 塑料光纖 高壓隔離 通信 接口設(shè)計(jì)
上傳時(shí)間： 2014-01-10
上傳用戶：gundan
基本的編輯工具(GENERAL EDITING FACILITIES) 對(duì)象放置(Object Placement) ISIS支持多種類型的對(duì)象，每一類型對(duì)象的具體作用和功能將在下一章給出。雖然類型不同，但放置對(duì)象的基本步驟都是一樣的。 放置對(duì)象的步驟如下(To place an object:) 1.根據(jù)對(duì)象的類別在工具箱選擇相應(yīng)模式的圖標(biāo)(mode icon)。 2. Select the sub-mode icon for the specific type of object. 2、根據(jù)對(duì)象的具體類型選擇子模式圖標(biāo)(sub-mode icon)。 3、如果對(duì)象類型是元件、端點(diǎn)、管腳、圖形、符號(hào)或標(biāo)記，從選擇器里(selector)選擇你想要的對(duì)象的名字。對(duì)于元件、端點(diǎn)、管腳和符號(hào)，可能首先需要從庫(kù)中調(diào)出。 4、如果對(duì)象是有方向的，將會(huì)在預(yù)覽窗口顯示出來(lái)，你可以通過(guò)點(diǎn)擊旋轉(zhuǎn)和鏡象圖標(biāo)來(lái)調(diào)整對(duì)象的朝向。 5、最后，指向編輯窗口并點(diǎn)擊鼠標(biāo)左鍵放置對(duì)象。對(duì)于不同的對(duì)象，確切的步驟可能略有不同，但你會(huì)發(fā)現(xiàn)和其它的圖形編輯軟件是類似的，而且很直觀。 選中對(duì)象(Tagging an Object) 用鼠標(biāo)指向?qū)ο蟛Ⅻc(diǎn)擊右鍵可以選中該對(duì)象。該操作選中對(duì)象并使其高亮顯示，然后可以進(jìn)行編輯。
上傳時(shí)間： 2013-10-29
上傳用戶：avensy
略沒(méi)有誤差的電子鐘設(shè)計(jì)并制作及數(shù)字電子鐘課程設(shè)計(jì)
標(biāo)簽： 數(shù)字電子鐘
上傳時(shí)間： 2013-10-13
上傳用戶：TRIFCT
略沒(méi)有誤差的電子鐘設(shè)計(jì)并制作及數(shù)字電子鐘課程設(shè)計(jì)
標(biāo)簽： 數(shù)字電子鐘
上傳時(shí)間： 2013-11-14
上傳用戶：panpanpan
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-21
上傳用戶：wxqman
PCB文件可以轉(zhuǎn)成SCH原理圖文件，超級(jí)牛X的哦，千萬(wàn)別錯(cuò)過(guò)
上傳時(shí)間： 2014-12-04
上傳用戶：jrsoft
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
