<input id="mwymq"></input>
利用互信息法求得混沌時間序列相空間重構(gòu)最優(yōu)化時延的Matlab程序
標簽： Matlab 混沌 時間序列 時延
上傳時間： 2013-12-20
上傳用戶：1159797854
基于Cao方法求得混沌時間序列相空間重構(gòu)的最優(yōu)化嵌入維的Matlab程序
標簽： Matlab Cao 混沌 時間序列
上傳時間： 2013-12-04
上傳用戶：AbuGe
利用計算機編程實現(xiàn)加性干擾信號的維納濾波。將計算機模擬實驗結(jié)果與理論分析結(jié)果相比較，分析影響維納濾波效果的各種因素，從而加深對維納濾波的理解。
標簽： 計算機 編程實現(xiàn) 干擾信號 實驗結(jié)果
上傳時間： 2014-12-07
上傳用戶：xc216
Volterra自適應(yīng)預(yù)測的 matlab 程序,用于自適應(yīng)預(yù)測測試和混沌序列的相空間重構(gòu)（轉(zhuǎn)）
標簽： Volterra matlab 程序 測試
上傳時間： 2013-12-10
上傳用戶：gaome
C-C法重構(gòu)相空間，源自研學(xué)論壇
標簽： C-C
上傳時間： 2015-05-19
上傳用戶：epson850
數(shù)字瑣相環(huán)DPLL的VERLOG代碼，MODELSIM下的工程，有測試文件
標簽： VERLOG DPLL 數(shù)字 代碼
上傳時間： 2014-01-13
上傳用戶：Thuan
PCB Layout Rule Rev1.70, 規(guī)範內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計階段必須遵循Layout相關(guān)規(guī)範, 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計而重工之浪費.
標簽： Layout 1.70 Rule PCB
上傳時間： 2015-05-23
上傳用戶：it男一枚
7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器 7406 集電極開路六反相高壓驅(qū)動器 7407 集電極開路六正相高壓驅(qū)動器 7408 2輸入端四與門 7409 集電極開路2輸入端四與門 7410 3輸入端3與非門 74107 帶清除主從雙J-K觸發(fā)器 74109 帶預(yù)置清除正觸發(fā)雙J-K觸發(fā)器 7411 3輸入端3與門 74112 帶預(yù)置清除負觸發(fā)雙J-K觸發(fā)器 7412 開路輸出3輸入端三與非門 74121 單穩(wěn)態(tài)多諧振蕩器 74122 可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器 74123 雙可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器 74125 三態(tài)輸出高有效四總線緩沖門 74126 三態(tài)輸出低有效四總線緩沖門 7413 4輸入端雙與非施密特觸發(fā)器 74132 2輸入端四與非施密特觸發(fā)器 74133 13輸入端與非門 74136 四異或門 74138 3-8線譯碼器/復(fù)工器 74139 雙2-4線譯碼器/復(fù)工器 7414 六反相施密特觸發(fā)器 74145 BCD—十進制譯碼/驅(qū)動器 7415 開路輸出3輸入端三與門 74150 16選1數(shù)據(jù)選擇/多路開關(guān) 74151 8選1數(shù)據(jù)選擇器 74153 雙4選1數(shù)據(jù)選擇器 74154 4線—16線譯碼器
標簽： 輸入端 7400 7401 7402
上傳時間： 2014-01-10
上傳用戶：jackgao
這是一個用匯編實現(xiàn)的在文件中查找相匹配的字符串的程序
標簽： 匯編 字符串 程序
上傳時間： 2015-05-27
上傳用戶：zhangyi99104144
FPGA數(shù)字移相器,編程環(huán)境為QUIRTE2,編程語言采用硬件描述語言vhdl
標簽： QUIRTE FPGA vhdl 數(shù)字移相器
上傳時間： 2013-12-19
上傳用戶：songrui
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
