非常實用的基于VHDL的寄存器實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-10
上傳用戶：1208020161
基于VHDL的比較器實驗，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈
上傳時間： 2022-05-10
上傳用戶：bluedrops
rt-thread的定時器的基本工作原理在RT-Thread定時器模塊維護兩個重要的全局變量，一個是當前系統的時間rt_tick（當硬件定時器中斷來臨時，它將加1），另一個是定時器鏈表rt_timer_list，系統中新創建的定時期都會被以排序的方式插入到rt_timer_list（硬件定時器模式下使用）鏈表中，rt_timer_list的每個節點保留了一個定時器的信息，并且在這個節點加入鏈表時就計算好了產生時間到達時的時間點，即tick，在rt-thread系統中如果采用軟件定時器模式，則存在一定時器線程rt_thread_timer_entry，不斷獲取當前TICK值并與定時器鏈表rt_timer_list上的定時器對比判斷是否時間已到，一旦發現就調用對應的回調函數，即事件處理函數進行處理，而如果采用硬件定時器管理模式的話，則該檢查過程放到系統時鐘中斷例程中進行處理，此時，是不存在定時器線程的。如下圖：注：如果采用軟件定時器軟件定時器，則該定時器鏈表為rt soft_timer_list。
上傳時間： 2022-06-25
上傳用戶：jason_vip1
文檔為基于ARM處理器的吸塵機器人硬件設計總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，
上傳時間： 2022-06-27
上傳用戶：
交換式電源轉換器(Switching Power Supply)為目前電子產品中，非常廣 泛使用的電源裝置，在日常生活中隨處可見 ，它主要的功能是調節電壓準 位，亦可說 是直流 的變壓器。與傳統線性式電源轉換器比較，體積小、重 量 輕、效率 高以及有較大的輸入電壓範圍是交換式電源轉換器的優點。 交換式電源轉換器廣泛被應用在電源供應器以及新一代電腦內。因 此，如何控制交換式電源轉換器使其在輸入電壓與輸出負載變動的情況 下，能夠自動調節輸出電壓為所預設的位準，實為一項重要的研究。
上傳時間： 2014-09-08
上傳用戶：com1com2
隨著電力電子技術的發展，對大功率、高性能的開關電源要求也越來越高。功率因數校正(PFC)技術是當前電力電子技術研究的熱點問題。大多數電力電子裝置通過整流器與電網接口，而傳統的二極管或晶閘管整流裝置會產生大量的諧波電流，對電網造成污染。許多國家和國際組織相繼制定了一系列限制用電設備諧波的標準。有源功率因數校正技術能夠有效的消除整流裝置的諧波，因此具有廣泛的應用前景。 本文首先分析了開關電源的發展現狀及發展要求，詳細地闡述了開關電源的基本構成和基本組態。然后研究了ZVT-Boost軟開關PFC電路的基本結構、基本工作原理及軟開關實現原理，在此基礎上確定了主電路結構，并制定了控制系統方案。 鑒于功率要求，本文采用兩級PFC電路。因此對常見的DC-DC變換器的拓撲結構、原理特性進行分析。并針對各自的變換器建立了簡化模型，基于所建立的模型分析了變換器的特性，列出各變換器的優缺點及在設計開關電源時的選用原則。最后，對所設計的系統進行了仿真分析。 本文根據用戶的要求研究設計了一種大功率高性能開關電源。該開關電源分為前級和后級，前級為采用BOOST結構的單相有源功率因數校正電路，后級為采用移相控制軟開關技術的全橋變換器。最后研制出了實驗樣機，并給出了實驗樣機的功率因數校正電路和移相全橋軟開關變換電路的實驗波形。
上傳時間： 2013-04-24
上傳用戶：朗朗乾坤
交錯并聯反激變換器具有電路結構簡單，控制方便等優點，并且可以實現電氣隔離。但是其升壓比不高，變換器中主開關管電壓應力較大，且工作中開關管處于硬開關狀態，限制了變換器的效率。 針對交錯并聯反激變換器所存在的問題，本文提出了一種新穎的基于耦合電感第三繞組實現的原邊并聯、副邊并聯隔離型軟開關Boost變換器。該變換器繼承了交錯并聯反激變換器的優點，兩個并聯單元互補工作，分擔功率損耗，輸出電壓的脈動頻率為主開關管的兩倍。不同的是，該變換器具有較高的升壓比，變換器中主開關管的電壓應力較小，克服了交錯并聯反激變換器的問題。在軟開關方面，變換器使用有源箝位軟開關電路，使主開關管與箝位開關管都實現了零電壓軟開關動作，提高了變換器的效率與使用壽命。因此，它與交錯并聯反激變換器相比，更適合于低電壓輸入、高電壓輸出的應用變換場合。 在該變換器的基礎上，針對變換器中輸出二極管電壓電流振蕩較大，本文還提出了經過改進的引入輸出箝位電容的變換器。輸出箝位電容抑制了二極管兩端電壓的振蕩，減小了二極管的電壓應力，提高了變換器的效率。 最后，本文通過仿真與實驗驗證了基于耦合電感第三繞組實現的原邊并聯、副邊并聯隔離型軟開關Boost變換器及其改進型變換器方案的可行性與合理性。
上傳時間： 2013-05-20
上傳用戶：chenlong
三相異步電動機結構簡單、價格便宜以及維修方便等優點，被廣泛應用于工農業生產和日常生活等領域。隨著各行各業中生產機械的不斷更新和發展，其中對電動機的起動性能要求越來越高。傳統的電機起動方式其局限性，不能有效減少起動時對電網的大電流沖擊，已越來越不能適應現代生產發展的要求。針對上述問題，本文提出了一種以TMS320LF2407 DSP為核心的高性能數字式電機軟起動器。相比于傳統的起動器，它能顯著的改善電機的起動性能。 由于軟起動器所具有的優點及其它控制設備無法比擬的性價比，使得軟起動器的應用前景十分廣闊。加上現在國內電力供應緊張，軟起動器在節能方面有突出的表現。因此軟起動器擁有十分廣闊的市場。但是在國內軟起動器市場，以國外產品居多。國外產品質量高，但是價格昂貴，性價比不高，在國內徹底普及有困難。針對該現狀，本文設計出一種以DSP-TMS320LF2407為核心低價格，高性能的異步電動機軟起動器。 本軟起動器采用品閘管調壓方式，采用模塊化設計思想，通過改變晶閘管的觸發角來實現對定子兩端的電壓的調節。從而實現了異步電動機電壓斜坡起動、限流起動、軟停車等功能。 本文利用MATLAB搭建了軟起動器系統的仿真模型，對軟起動的控制方式進行了仿真研究。仿真結果表明該軟起動器系統可以有效地減小異步電動機起動時對電網的沖擊。本文同時也闡述了晶閘管調壓電路及軟起動器主電路的工作原理、軟起動器的硬件結構和功能以及軟件設計。該軟起動器操作方便簡單，智能化程度高，能夠及時跟隨電機負載的變化，使電機順利起動。經過實驗調試，基本上達到了改善鼠籠式異步電動機起動性能的要求，在保障降低異步電動機起動電流的前提下，使電機能夠平穩可靠起動。
上傳時間： 2013-04-24
上傳用戶：lht618
作為性能優異的糾錯編碼，Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把Turbo碼是作為前向糾錯體制，但Turbo碼的譯碼算法比較復雜并且需要多次迭代，這造成Turbo碼譯碼延時大，譯碼速度慢，因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
上傳時間： 2013-05-31
上傳用戶：huyiming139
卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。
上傳時間： 2013-06-24
上傳用戶：myworkpost
