非常實用的基于VHDL的寄存器實驗,適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
資源簡介:非常實用的基于VHDL的移位寄存器實驗,適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-10
上傳用戶:
資源簡介:非常實用的基于VHDL的寄存器實驗,適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-10
上傳用戶:1208020161
資源簡介:功能更加完善的基于VHDL的數(shù)字時鐘設(shè)計 有秒表,時鐘,時期,鬧鐘的功能和整點報時,時間調(diào)整,日期調(diào)整,鬧鐘的設(shè)定 、、、、、、、 秒表有開始,暫停,清零等功能,且只有在暫停的情況下才能清零。
上傳時間: 2013-12-19
上傳用戶:aysyzxzm
資源簡介:個人設(shè)計的基于VHDL的數(shù)字電子日歷 在MAX+PLUSH軟件平臺上編譯、仿真,最后將目標(biāo)文件下載到CPLD中,經(jīng)在實驗裝置上連線驗證成功
上傳時間: 2013-12-26
上傳用戶:manking0408
資源簡介:基于VHDL的導(dǎo)游點名器的設(shè)計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-20
上傳用戶:
資源簡介:基于VHDL的智力搶答器的設(shè)計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-20
上傳用戶:
資源簡介:16位帶有并行預(yù)置功能的右移移位寄存器,CLK1是時鐘信號, LOAD是并行數(shù)據(jù)使能信號,QB是串行輸出端口
上傳時間: 2013-04-24
上傳用戶:diamondsGQ
資源簡介:數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:a471778
資源簡介: 基于VHDL的FPGA和Nios II 實例精煉【作者:劉福奇;出版社:北京航空航天大學(xué)出版社】(本書優(yōu)酷視頻地址:http://www.youku.com/playlist_show/id_5882081.html) 內(nèi)容簡介:本書分為4個部分:Quartus Ⅱ軟件的基本操作、VHDL語法介紹、FPGA設(shè)計實...
上傳時間: 2014-07-10
上傳用戶:米米陽123
資源簡介:數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述,集成在一個模塊中,提供VHDL源程序供大家學(xué)習(xí)和討論。
上傳時間: 2014-08-31
上傳用戶:yan2267246
資源簡介:sted 是一個非常小的簡單的基于 ncurses的文本編輯器。而且如果你認(rèn)為其他編輯器太乏味的話它還攜帶著一個幻覺模式選擇
上傳時間: 2015-06-12
上傳用戶:wys0120
資源簡介:基于VHDL的串行異步通信電路的設(shè)計 包括串行發(fā)送器,異步接收器,以及控制器 VHDL
上傳時間: 2013-12-10
上傳用戶:牛布牛
資源簡介:30個典型的C語言應(yīng)用實例:單片機實現(xiàn)7段數(shù)碼管顯示,基于MAX7219的8位數(shù)碼管顯示,MAX7219的工作時序和寄存器描述,單片機實現(xiàn)液晶顯示,單片機實現(xiàn)電子密碼鎖, 單片機實現(xiàn)簡單音樂發(fā)生器,單片機實現(xiàn)語音錄放,基于MAX197的并行A/D轉(zhuǎn)換,基于TLC549的串行A/D轉(zhuǎn)換,基...
上傳時間: 2014-01-21
上傳用戶:shawvi
資源簡介:基于循環(huán)移位寄存器的ldpc編碼的仿真程序,好程序啊,
上傳時間: 2015-10-13
上傳用戶:zgu489
資源簡介:介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法,利用這一方法, 可使波形頻率在大范圍內(nèi)變化。
上傳時間: 2014-01-08
上傳用戶:秦莞爾w
資源簡介:基于VHDL的數(shù)控分頻器設(shè)計的源代碼及仿真
上傳時間: 2016-02-11
上傳用戶:410805624
資源簡介:是一個非常實用的基于905的無線模塊的驅(qū)動程序
上傳時間: 2016-03-07
上傳用戶:thinode
資源簡介:基于VHDL的分頻器設(shè)計,這是源碼希望對大家有用。
上傳時間: 2014-01-25
上傳用戶:watch100
資源簡介:EDA常用計數(shù)函數(shù)VHDL程序設(shè)計,基于VHDL的交通燈設(shè)計實例&分頻器
上傳時間: 2013-12-23
上傳用戶:yyq123456789
資源簡介:基于VHDL的LS138譯碼器的實現(xiàn) 一個很簡單的程序
上傳時間: 2016-07-25
上傳用戶:anng
資源簡介:基于VHDL的搶答器程序,包含完整的源代碼,鎖腳文件以及下載文件,可直接下載使用
上傳時間: 2013-12-12
上傳用戶:cc1
資源簡介:用VHDL語言編寫的基于FPGA的波形發(fā)生器。對于做實驗需要產(chǎn)生的波形非常有用。
上傳時間: 2013-12-24
上傳用戶:蠢蠢66
資源簡介:程序提供了一種簡單高效的并入串出寄存器的算法,非常實用
上傳時間: 2014-01-06
上傳用戶:ynsnjs
資源簡介:基于VHDL的分頻器設(shè)計,分頻器在數(shù)字系統(tǒng)設(shè)計中應(yīng)用頻繁
上傳時間: 2017-03-31
上傳用戶:腳趾頭
資源簡介:一種實現(xiàn)計算機接口rs232與FPGA通信的基于VHDL語言設(shè)計的一段非常簡潔的程序
上傳時間: 2014-01-09
上傳用戶:cazjing
資源簡介:基于VHDL的數(shù)字競賽搶答器的設(shè)計及其仿真
上傳時間: 2017-05-10
上傳用戶:1109003457
資源簡介:數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預(yù)置數(shù)的加法計數(shù)器和減法計數(shù)器實現(xiàn)...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:一個非常實用的基于ad9850的低頻信號發(fā)生器程序
上傳時間: 2017-08-09
上傳用戶:fhzm5658
資源簡介:基于VHDL的hdb3編譯碼器的設(shè)計與實現(xiàn)
上傳時間: 2014-01-13
上傳用戶:2525775
資源簡介:VHDL編寫的基于FPGA的4-8交織器代碼,有需要的下來看看
上傳時間: 2017-08-20
上傳用戶:daoxiang126