EDA卷積碼編解碼器實現技術針對某擴頻通信系統數據糾錯編碼的需要, 構造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標簽： EDA 卷積碼 編解碼器 實現技術
上傳時間： 2013-07-18
上傳用戶：ynwbosss
現代噴氣織機以其高速、高性能等優勢，占據了無梭織機的大部分市場，并成為最有發展前景的一種織機。送經、卷取機構是織機控制系統的重要組成部分，其對經紗張力的控制精度已成為評定織機質量的重要技術指標。因此，提高和改善噴氣織機的電子送經和卷取控制系統的性能非常必要，而且，開發具有高速、高精度的獨立電子送經和卷取控制模塊具有廣闊的應用前景。 本課題研究開發了一款獨立的電子送經和卷取控制模塊，通過人機界面或CAN通訊對該控制系統所需參數進行設置，使其可以根據參數設置應用于不同型號的噴氣織機。通過對系統的控制分析，本課題主要從硬件電路設計、軟件控制及張力控制算法三個方面進行研究。 首先，通過對噴氣織機的性能要求及控制器結構與性能的綜合考慮，系統采用以高速ARM7TDMI為內核的低功耗微處理器LPC2294作為系統控制器，該控制器不僅速度快、性能穩定，而且其豐富的外圍模塊大大簡化了硬件電路的設計。硬件電路設計采用模塊化設計方法，主要功能模塊包括嵌入式最小系統模塊、主軸編碼器采集模塊、張力采集模塊、電機控制模塊、通訊模塊、人機界面模塊、輸入輸出信號模塊等。根據系統需要，對各個模塊的控制器件進行選取，并設計出各個模塊的接口電路。最后，為了提高系統的穩定性和可靠性，在硬件電路設計中采取了隔離、去耦等硬件抗干擾措施。 在軟件設計方面，系統采用嵌入式實時操作系統μC/OS-II，便于系統升級和維護。在系統硬件平臺的基礎上，根據設計要求對操作系統內核進行剪裁和移植，并對系統時鐘節拍進行修改。結合硬件電路及系統控制要求，對系統啟動代碼進行修改；并根據系統對各個功能模塊控制的時效性要求，對系統任務進行合理規劃。為了說明系統采用該RTOS的可行性，對實時性要求最高的張力采集任務進行了實時性分析。對CAN通訊協議進行制定和編程實現，并對I2C、CAN和LCD驅動程序進行開發，另外，對每個任務的功能及控制流程和任務間及任務與中斷間的信息通訊進行了說明。系統在軟件方面也采用了一定的抗干擾技術，對硬件抗干擾進行補充。 最后，針對經紗張力的非線性和滯后性等復雜特性，對張力調節采用模糊參數自整定PID控制算法，設計出張力模糊參數自整定PID控制器。并在Matlab及Simulink工具下，對PID控制器下的張力算法及模糊參數自整定PID控制器下的張力算法進行仿真研究。而且對張力模糊PID控制算法在LPC2294中的實現進行了說明。關鍵詞：ARM； μC/OS-II；噴氣織機；送經卷取；模糊PID
標簽： ARM 噴氣織機 電子送經 控制
上傳時間： 2013-06-11
上傳用戶：ivan-mtk
目前，織機向著高速化、智能化方向發展，無梭織機也越來越占主導地位，開發中高檔織機控制系統是當前紡織機械領域的重要課題。織機的電子送經和卷取控制系統是中高檔織機控制的關鍵技術之一，同時它也是無梭織機優越于有梭織機的重要特征之一，因此研究送經和卷取控制系統具有重要意義。 本文研究的內容是織機的送經和卷取控制系統，主要目的是保證織機在織造過程中紗線張力的動態穩定。主要工作如下： （1）在分析送經卷取系統原理和功能的基礎上，提出了一種用較低成本完成所需控制功能的解決方案——以ARM嵌入式處理器S3C44B0為中心構建硬件平臺，以嵌入式操作系統uClinux為基礎構建軟件平臺。 （2）利用嵌入式處理器S3C44B0豐富的硬件資源，對電子送經卷取控制系統進行硬件設計：包括以S3C44B0為核心的最小系統電路的設計、與上位機通訊接口電路的設計、經紗張力檢測與采樣電路的設計、伺服電機驅動接口電路的設計和編碼器接口電路的設計等． （3）利用嵌入式操作系統uClinux高實時、多任務等優點，對電子送經卷取控制系統進行軟件設計： ●在分析uClinux系統的特點和功能的基礎上，完成了在硬件電路板上的移植； ●在分析系統引導程序功能的基礎上，完成了Boot Loader的設計； ●完成了系統設備驅動程序的設計：包括串口驅動程序設計、A/D驅動程序的設計和IIC驅動程序的設計等； ●在對織機工藝了解的基礎上，以模塊化的思想完成了系統應用程序的設計：包括張力傳感器數據采集模塊、控制算法模塊和通訊模塊等； （4）詳細介紹了整個控制系統的調試過程。 本文設計的系統能使控制的經紗張力恒定，反應快速，控制精度高，很好地解決了開車痕等問題，能滿足中高檔織機的要求，具有實際應用價值。
標簽： ARM 控制系統
上傳時間： 2013-04-24
上傳用戶：athjac
數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
標簽： CDMA 2000 FPGA 卷積碼
上傳時間： 2013-06-24
上傳用戶：lingduhanya
計算機機考必考一百題，就在這里面里面選擇三題。
標簽： 計算機二級
上傳用戶：fnhhs
在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。
標簽： FPGA 卷積 編碼 譯碼
上傳用戶：zhenyushaw
由于其很強的糾錯性能和適合硬件實現的編譯碼算法，卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展，衛星有效載荷種類的增多和分辨率的不斷提高，信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目，在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究，并進一步介紹了使用VHDL語言和原理圖混合輸入的方式，實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程；然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認，最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps，遠遠高于目前國內此領域內的相關產品速率。 首先，論文具體介紹了卷積編碼和維特比譯碼的算法，研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響；針對項目需求，確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次，論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件，使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖，分別采用功能和電路級仿真，確定卷積編碼和維特比譯碼分別需要占用的資源，考慮卷積編碼器和維特比譯碼器的具體設計問題，包括編譯碼的基本結構，各個模塊的功能及實現策略，編譯碼器的時序、邏輯綜合等；根據軟件仿真結果，分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點，結合FPGA內部結構，采用并行卷積編碼和譯碼運算，設計出高速編譯碼器；對軟、硬件分別進行驗證和調試，并將驗證后的軟件下載到FPGA進行電路級調試。 最后，論文討論了卷積編碼和維特比譯碼的性能：利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對)；在信道中加入高斯白噪聲，模擬高斯信道，進行誤碼率和信噪比測試。
上傳用戶：mingaili888
數字通信系統中，信道受到多種類型噪聲的影響，信息在傳輸過程中會出現錯誤。為提高系統傳輸的可靠性，除了擴展帶寬、增加發射功率和降低系統噪聲等方法外，糾錯編碼也是常用技術。在編碼過程中，卷積碼充分利用了各組之間...
標簽： FPGA 卷積 級聯 編解碼
上傳時間： 2013-06-27
上傳用戶：xuanchangri
本文在闡述卷積碼編解碼器基本工作原理的基礎上，提出了在MAX+PlusⅡ開發平臺上基于VHDL語言設計（2，1，6）卷積碼編解碼器的方法。
標簽： VHDL 語言 卷積碼 編解碼器
上傳時間： 2013-06-16
上傳用戶：zfh920401
卷積Turbo碼因其優異的糾錯性能越來越受人門的關注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
標簽： Turbo FPGA 卷積 編譯碼器
上傳時間： 2013-05-19
上傳用戶：cuibaigao
蟲蟲下載站版權所有 京ICP備2021023401號-1
