相 關(guān) 資 源

• EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對(duì)某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯(cuò)編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +

  標(biāo)簽： EDA 卷積碼 編解碼器 實(shí)現(xiàn)技術(shù)

  上傳時(shí)間： 2013-07-18

  上傳用戶：ynwbosss

• 基于VHDL語言的卷積碼編解碼器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺(tái)上基于VHDL語言設(shè)計(jì)（2，1，6）卷積碼編解碼器的方法。

  標(biāo)簽： VHDL 語言 卷積碼 編解碼器

  上傳時(shí)間： 2013-06-16

  上傳用戶：zfh920401

• 卷積碼編譯碼器前段時(shí)間在學(xué)校做通信系統(tǒng)課程設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：卷積碼編譯碼器前段時(shí)間在學(xué)校做通信系統(tǒng)課程設(shè)計(jì)，選了信道卷積碼編譯碼的課題，但在網(wǎng)上搜遍了也沒找到它的MatLab實(shí)現(xiàn)，沒辦法，我只好在圖書館查資料自己解決了。這就是我課程設(shè)計(jì)論文的論證部分：

  標(biāo)簽： 卷積碼 編譯碼器 通信系統(tǒng)

  上傳時(shí)間： 2017-01-28

  上傳用戶：evil

• 此源碼為在ＤＳＰ上實(shí)現(xiàn)的卷積糾錯(cuò)編解碼算法免費(fèi)下載

  資源簡(jiǎn)介：此源碼為在ＤＳＰ上實(shí)現(xiàn)的卷積糾錯(cuò)編解碼算法，解碼采用維特比ＶＩＴＥＢＩ算法

  標(biāo)簽： 源碼 卷積 糾錯(cuò) 算法

  上傳時(shí)間： 2015-07-21

  上傳用戶：363186

• 介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器免費(fèi)下載

  資源簡(jiǎn)介：介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器

  標(biāo)簽： MIL-STD FPGA 1553 設(shè)計(jì)實(shí)現(xiàn)

  上傳時(shí)間： 2013-08-30

  上傳用戶：Amygdala

• 利用verilog實(shí)現(xiàn)的一個(gè)（2,1,2）卷積碼的編碼器,很有用的喲!免費(fèi)下載

  資源簡(jiǎn)介：利用verilog實(shí)現(xiàn)的一個(gè)（2,1,2）卷積碼的編碼器,很有用的喲!

  標(biāo)簽： verilog 卷積碼 編碼器

  上傳時(shí)間： 2016-07-08

  上傳用戶：hustfanenze

• 卷積碼譯碼算法改進(jìn) 實(shí)現(xiàn)Conv.(2,1,9)的編碼、軟判決滑動(dòng)窗維特比譯碼免費(fèi)下載

  資源簡(jiǎn)介：卷積碼譯碼算法改進(jìn) 實(shí)現(xiàn)Conv.(2,1,9)的編碼、軟判決滑動(dòng)窗維特比譯碼，其生成多項(xiàng)式為G0=561(八進(jìn)制),G1=753(八進(jìn)制)，調(diào)制方式為BPSK，信道為AWGN，比較不同的譯碼深度對(duì)譯碼器性能的影響

  標(biāo)簽： Conv 譯碼 卷積碼 算法改進(jìn)

  上傳時(shí)間： 2014-01-05

  上傳用戶：wfl_yy

• viterbi譯碼算法是一種卷積碼的解碼算法免費(fèi)下載

  資源簡(jiǎn)介：viterbi譯碼算法是一種卷積碼的解碼算法，本實(shí)例用C語言實(shí)現(xiàn)Viterbi譯碼！

  標(biāo)簽： viterbi 譯碼算法 卷積碼 解碼

  上傳時(shí)間： 2017-04-28

  上傳用戶：pompey

• 基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)

  標(biāo)簽： Turbo FPGA 編譯碼器

  上傳時(shí)間： 2013-06-13

  上傳用戶：ippler8

• 卷積碼編碼的VC實(shí)現(xiàn) 是一種較好的算法免費(fèi)下載

  資源簡(jiǎn)介：卷積碼編碼的VC實(shí)現(xiàn) 是一種較好的算法，值得一看呵借鑒的

  標(biāo)簽： 卷積碼 編碼 算法

  上傳時(shí)間： 2014-01-11

  上傳用戶：moerwang

• 卷積碼的解碼所用到的加比選模塊 很有用 可直接引用免費(fèi)下載

  資源簡(jiǎn)介：卷積碼的解碼所用到的加比選模塊 很有用 可直接引用

  標(biāo)簽： 卷積碼 解碼 模塊

  上傳時(shí)間： 2016-10-19

  上傳用戶：源弋弋

• 卷積碼的MATLAB的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：卷積碼的MATLAB的實(shí)現(xiàn)，通過MATLAB的平臺(tái)輕易地實(shí)現(xiàn)卷積碼的編譯。

  標(biāo)簽： MATLAB 卷積碼

  上傳時(shí)間： 2013-12-29

  上傳用戶：jeffery

• (2,1,3)卷積碼編硬譯碼matlab程序免費(fèi)下載

  資源簡(jiǎn)介：matlab實(shí)現(xiàn)（2,1,3）卷積碼的編碼和譯碼

  標(biāo)簽： matlab 卷積碼 譯碼 程序

  上傳時(shí)間： 2016-05-27

  上傳用戶：時(shí)空凝滯

• 信道編碼采用卷積碼免費(fèi)下載

  資源簡(jiǎn)介：信道編碼采用卷積碼，解碼使用Viterbi解碼。調(diào)制給出QPSK、16QAM 兩種調(diào)制方式，并在AWGN和瑞利信道兩種信道模型下傳輸。

  標(biāo)簽： 信道編碼 卷積碼

  上傳時(shí)間： 2016-08-09

  上傳用戶：cxl274287265

• 基于FPGA的RS碼編譯碼器的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點(diǎn)：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信...

  標(biāo)簽： FPGA RS碼 編譯碼器

  上傳時(shí)間： 2013-08-01

  上傳用戶：lili123

• 卷積碼在CDMA2000中的應(yīng)用及其譯碼器FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼...

  標(biāo)簽： CDMA 2000 FPGA 卷積碼

  上傳時(shí)間： 2013-06-24

  上傳用戶：lingduhanya

• 使用該VHDL在仿真軟件中實(shí)現(xiàn)RSC(遞歸系統(tǒng)卷積)碼的編碼以及解碼硬件仿真免費(fèi)下載

  資源簡(jiǎn)介：使用該VHDL在仿真軟件中實(shí)現(xiàn)RSC(遞歸系統(tǒng)卷積)碼的編碼以及解碼硬件仿真

  標(biāo)簽： VHDL RSC 仿真軟件 遞歸

  上傳時(shí)間： 2013-12-16

  上傳用戶：xuanchangri

• 用matlab實(shí)現(xiàn)卷積碼的編碼與解碼過程免費(fèi)下載

  資源簡(jiǎn)介：用matlab實(shí)現(xiàn)卷積碼的編碼與解碼過程

  標(biāo)簽： matlab 卷積碼 編碼與解碼 過程

  上傳時(shí)間： 2014-01-07

  上傳用戶：franktu

• 給出了由(2 ,1 ,N) 系列卷積碼作為母碼產(chǎn)生的punctured 卷積碼的編碼及其Viterbi 譯碼的 軟件實(shí)現(xiàn)方法,從而為各種不同碼率的卷積碼的編、譯碼給出了一種通用的實(shí)現(xiàn)方法,并且為多級(jí)免費(fèi)下載

  資源簡(jiǎn)介：給出了由(2 ,1 ,N) 系列卷積碼作為母碼產(chǎn)生的punctured 卷積碼的編碼及其Viterbi 譯碼的 軟件實(shí)現(xiàn)方法,從而為各種不同碼率的卷積碼的編、譯碼給出了一種通用的實(shí)現(xiàn)方法,并且為多級(jí) 編碼分量碼的設(shè)計(jì)提供了條件

  標(biāo)簽： punctured Viterbi 卷積碼 實(shí)現(xiàn)方法

  上傳時(shí)間： 2013-11-30

  上傳用戶：zhengzg

• (2,1,9)卷積編解碼器免費(fèi)下載

  資源簡(jiǎn)介：(2,1,9)卷積編解碼器，譯碼部分采用Vitebi譯碼算法，設(shè)計(jì)使用Verilog HDL語言，在Modelsim平臺(tái)下仿真通過

  標(biāo)簽： 卷積 編解碼器

  上傳時(shí)間： 2013-12-17

  上傳用戶：hphh

• 卷積碼的Viterbi解碼器免費(fèi)下載

  資源簡(jiǎn)介：卷積碼的Viterbi解碼器，用C編寫的。很好用

  標(biāo)簽： Viterbi 卷積碼 解碼器

  上傳時(shí)間： 2013-12-17

  上傳用戶：小寶愛考拉

• FPGA實(shí)現(xiàn)卷積碼的功能 是一個(gè)卷積碼的編譯碼過程實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：FPGA實(shí)現(xiàn)卷積碼的功能 是一個(gè)卷積碼的編譯碼過程實(shí)現(xiàn)

  標(biāo)簽： FPGA 卷積碼 編譯碼 過程

  上傳時(shí)間： 2014-01-18

  上傳用戶：jjj0202

• matlab 實(shí)現(xiàn)卷積碼的編譯碼程序 以及仿真和調(diào)試程序 可以使用了94了免費(fèi)下載

  資源簡(jiǎn)介：matlab 實(shí)現(xiàn)卷積碼的編譯碼程序 以及仿真和調(diào)試程序 可以使用了94了

  標(biāo)簽： matlab 程序 卷積碼 仿真

  上傳時(shí)間： 2014-01-17

  上傳用戶：ma1301115706

• 基于FPGA的RS255，223編解碼器的高速并行實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著信息時(shí)代的到來，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控...

  標(biāo)簽： FPGA 255 223

  上傳時(shí)間： 2013-04-24

  上傳用戶：思琦琦

• 圖象壓縮系統(tǒng)中熵編解碼器的FPGA設(shè)計(jì)及實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：隨著移動(dòng)終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對(duì)圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時(shí)性要求，而且會(huì)帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢(shì)。而熵編碼單元作...

  標(biāo)簽： FPGA 圖象壓縮 熵

  上傳時(shí)間： 2013-05-19

  上傳用戶：吳之波123

• Huffman編解碼器的模擬實(shí)現(xiàn) 應(yīng)用Huffman算法實(shí)現(xiàn)模擬編解碼器免費(fèi)下載

  資源簡(jiǎn)介：Huffman編解碼器的模擬實(shí)現(xiàn) 應(yīng)用Huffman算法實(shí)現(xiàn)模擬編解碼器，程序?qū)崿F(xiàn)對(duì)輸入的一篇英文文章(以 .txt文件讀入)，輸出Huffman 碼流(以 .txt文件輸出)，最好能實(shí)現(xiàn)譯碼過程。程序語言可以選用C、 VC或C++。

  標(biāo)簽： Huffman 編解碼器 模擬 算法

  上傳時(shí)間： 2013-12-25

  上傳用戶：變形金剛

• 卷積碼的MATLAB實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：卷積碼的MATLAB實(shí)現(xiàn)，包括編碼器和譯碼器。

  標(biāo)簽： MATLAB 卷積碼

  上傳時(shí)間： 2014-12-06

  上傳用戶：franktu

• DVB系統(tǒng)中RS編解碼器的FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無逆BM算法,并利用串行方式來實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低...

  標(biāo)簽： FPGA DVB RS編解碼

  上傳時(shí)間： 2013-08-05

  上傳用戶：BOBOniu

• 基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長、碼率與交...

  標(biāo)簽： Turbo FPGA 編譯碼器

  上傳時(shí)間： 2013-04-24

  上傳用戶：haohaoxuexi

• RS與卷積級(jí)聯(lián)的編解碼FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字通信系統(tǒng)中，信道受到多種類型噪聲的影響，信息在傳輸過程中會(huì)出現(xiàn)錯(cuò)誤。為提高系統(tǒng)傳輸?shù)目煽啃裕藬U(kuò)展帶寬、增加發(fā)射功率和降低系統(tǒng)噪聲等方法外，糾錯(cuò)編碼也是常用技術(shù)。在編碼過程中，卷積碼充分利用了各組之間...

  標(biāo)簽： FPGA 卷積 級(jí)聯(lián) 編解碼

  上傳時(shí)間： 2013-06-27

  上傳用戶：xuanchangri