亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

聲級計

  • ads-power amplifier

    ads2011 設計功率放大器

    標簽: power Amplifier

    上傳時間: 2015-05-05

    上傳用戶:puzzle0612

  • NCC 電容壽命計算

    探討電容可以使用的壽命,以便cost down

    標簽: 電容元件

    上傳時間: 2015-06-28

    上傳用戶:任金霞2018

  • 元件溫度與壽命

    元件溫度與壽命的探討,可提供設計使用 高溫度作業範圍

    標簽: 元件探討

    上傳時間: 2015-06-28

    上傳用戶:任金霞2018

  • numerical_analysis

    數値計算 how to write code

    標簽: 數値計算

    上傳時間: 2015-11-08

    上傳用戶:depsyq

  • 重疊20160121

    計算用,省時省力又方便古力大家多多運用 計算用,省時省力又方便古力大家多多運用

    標簽: 重疊電2016012

    上傳時間: 2016-02-17

    上傳用戶:栗子zxw

  • ESD Protection in CMOS ICs

    在互補式金氧半(CMOS)積體電路中,隨著量產製程的演進,元件的尺寸已縮減到深次微 米(deep-submicron)階段,以增進積體電路(IC)的性能及運算速度,以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減,卻出現一些可靠度的問題。 在次微米技術中,為了克服所謂熱載子(Hot-Carrier)問題而發展出 LDD(Lightly-Doped Drain) 製程與結構; 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd,而發展出 Silicide 製程; 為了降低 CMOS 元件閘級的寄生電阻 Rg,而發展出 Polycide 製 程 ; 在更進步的製程中把 Silicide 與 Polycide 一起製造,而發展出所謂 Salicide 製程

    標簽: Protection CMOS ESD ICs in

    上傳時間: 2020-06-05

    上傳用戶:shancjb

  • 電工電子學--葉挺秀

    電工電子學--葉挺秀本書是普通高等教育國家級規劃教材

    標簽: 電工電子學

    上傳時間: 2021-10-22

    上傳用戶:得之我幸78

  • 高速電路設計 詳細基礎理論知識

    設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應,所以訊號完整性 (signal  integrity)將是考量設計電路優劣的一項重要指標,電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應,才比較可能獲得高品質且可靠的設計, 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多,使用上很複雜,必須事先 進修學習,否則無法全盤了解儀器之功能,因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉,像眼圖分析,探針 效應,抖動(jitter)測量規範及高速串列介面量測規範等實務技術,必須充分 了解研究學習,進而才可設計出優良之教學教材及教具。

    標簽: 高速電路

    上傳時間: 2021-11-02

    上傳用戶:jiabin

  • 華為開關電源電感器設計.pdf

    華為開關電源電感器設計 正激式開關電源變壓器設計步驟

    標簽: 華為 開關電源

    上傳時間: 2021-12-03

    上傳用戶:fliang

  • cadence-allegro16.6高級教程

    主要內容介紹 Allegro 如何載入 Netlist,進而認識新式轉法和舊式轉法有何不同及優缺點的分析,透過本章學習可以對 Allegro 和 Capture 之間的互動關係,同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture(線路圖部分)產生的 Netlist 轉入 Allegro(Layout部分)1. 在 OrCAD Capture 中設計好線路圖。2. 然後由 OrCAD Capture 產生 Netlist(annotate 是在進行線路圖根據第五步產生的資料進行編改)。 3. 把產生的 Netlist 轉入 Allegro(layout 工作系統)。 4. 在 Allegro 中進行 PCB 的 layout。 5. 把在 Allegro 中產生的 back annotate(Logic)轉出(在實際 layout 時可能對原有的 Netlist 有改動過),並轉入 OrCAD Capture 裏進行回編。

    標簽: cadence allegro

    上傳時間: 2022-04-28

    上傳用戶:kingwide

主站蜘蛛池模板: 小金县| 微博| 东乌| 泰安市| 深州市| 炉霍县| 榆中县| 宁陵县| 灌南县| 肇东市| 阳泉市| 清涧县| 房产| 平舆县| 潞西市| 白城市| 平山县| 凤山县| 梧州市| 巴塘县| 峨眉山市| 洛宁县| 和林格尔县| 舒兰市| 万年县| 宽城| 封开县| 彩票| 泾川县| 呼图壁县| 庄河市| 丹凤县| 瓮安县| 阳东县| 塘沽区| 唐山市| 木兰县| 平乐县| 依兰县| 彝良县| 桃园市|