GPS原理與應用： 本書系統(tǒng)、深入地闡述了GPS的各項相關內(nèi)容，包括其發(fā)展背景、基本原理、系統(tǒng)構成、信號特性、接收機信號處理、信道惡化及抗干擾、性能評估、差分技術、與其他傳感器的組合和網(wǎng)絡輔助、GALILEO及其他衛(wèi)星導航系統(tǒng)，以及GNSS市場和應用。本書的內(nèi)容豐富，實用性強，理論分析清楚，工程示例翔實，充分反映了近年來的新技術和新成果，是衛(wèi)星導航領域的一本優(yōu)秀參考書。 本書可以作為衛(wèi)星導航定位及相關領域的系統(tǒng)設計師、算法設計師、軟硬件工程師和科技工作者的業(yè)務工具書，也可作為高校相關專業(yè)教師和研究生教學的教材和參考書。
標簽： GPS
上傳時間： 2016-12-10
上傳用戶：xwd2010
用有限差分法求解程函方程，計算每個點的初至走時。
標簽： 地震處理
上傳時間： 2015-04-21
上傳用戶：小關cccc
本文主要圍繞車用CAN總線抗電磁干擾能力進行了研究。 首先，在在參考國內(nèi)外相關研究資料的基礎上，依據(jù)FORD公司的ES-XW7T-1A278-AC電磁兼容標準、IS07637-3對非電源線的瞬態(tài)傳導抗干擾測試標準和IS011452-4大電流注入(BCI)電磁兼容性標準，利用瑞士EMTEST公司的UCS-200M、CSW500D等設備，搭建了3個用于測試CAN總線抗干擾能力的實驗平臺。 在所搭建的測試平臺上，著重從CAN總線通訊介質(zhì)選擇和CAN節(jié)點抗干擾設計兩個方面進行了理論分析和對比實驗研究，得出了當采用屏蔽雙絞線和非屏蔽雙絞線作為總線通訊介質(zhì)時，影響其抗干擾能力的因素；當CAN總線節(jié)點采用的不同的物理層參數(shù)時，如光耦、共模線圈、磁珠、濾波電容、分裂端接電阻、不同的總線發(fā)送電平、不同的CAN收發(fā)器等，對CAN總線抗干擾能力的影響，給出了一些增強CAN節(jié)點電路抗干擾能力的建議及一種推薦電路。 最后提出了一種新的提高CAN總線抗干擾能力的方法，即通過把CAN總線的CANH和CANL數(shù)據(jù)線分別通過一個電阻連接到總線收發(fā)器的地和電源端，使總線的差分電平整體下拉，從而降低總線收發(fā)器對某些干擾引起的電平波動所產(chǎn)生的誤判斷以達到增強抗電磁干擾的目的。并在基于FORD公司的ES-XW7T-1A278-AC電磁兼容標準所搭建的CAN總線測試平臺上進行實驗，驗證了其有效性。
標簽： CAN 車用 總線
上傳時間： 2013-06-19
上傳用戶：zhang469965156
微機電系統(tǒng)（MEMS）器件的構成涉及微電子、微機械、微動力、微熱力、微流體學、材料、物理、化學、生物等多個領域，形成了多能量域并交叉耦合。為其產(chǎn)品的建模、仿真以及優(yōu)化設計帶來了較大的難度。由于靜電驅動的原理簡單使其成為MEMS器件中機械動作的主要來源。而梳齒結構在MEMS器件中有廣泛的應用：微諧振器、微機械加速度計、微機械陀螺儀、微鏡、微鑷、微泵等。所以做為MEMS的重要驅動方式和結構形式，靜電驅動梳齒結構MEMS器件的耦合場仿真分析以及優(yōu)化設計對MEMS的開發(fā)具有很重要的意義。本課題的研究對靜電驅動梳齒結構MEMS器件的設計具有較大的理論研究意義。 本文的研究工作主要包括以下幾個方面： 1、采用降階宏建模技術快速求解靜電梳齒驅動器靜電－結構耦合問題，降階建模被用于表示微諧振器的靜態(tài)動態(tài)特性。論文采用降階建模方法詳細分析了靜電梳齒驅動器的各參數(shù)對所產(chǎn)生靜電力以及驅動位移的關系；并對靜電梳齒驅動器梳齒電容結構的靜電場進行分析和模擬，深入討論了邊緣效應的影響；還對微諧振器動態(tài)特性的各個模態(tài)進行仿真分析，并計算分析了前六階模態(tài)的頻率和諧振幅值。仿真結果表明降階建模方法能夠快速、準確地實現(xiàn)多耦合域的求解。 2、從系統(tǒng)角度出發(fā)考慮了各個子系統(tǒng)對叉指式微機械陀螺儀特性的影響，系統(tǒng)詳細地分析了與叉指狀微機械陀螺儀性能指標－靈敏度密切相關的結構特性、電子電路、加工工藝和空氣阻尼，并在此分析的基礎上建立了陀螺的統(tǒng)一多學科優(yōu)化模型并對其進行多學科優(yōu)化設計。將遺傳算法和差分進化算法的全局尋優(yōu)與陀螺儀系統(tǒng)級優(yōu)化相結合，證實了遺傳算法和差分進化算法在MEMS系統(tǒng)級優(yōu)化中的可行性，并比較遺傳算法和差分進化算法的優(yōu)化結果，差分進化算法的優(yōu)化結果較大地改善了器件的性能。 3、從系統(tǒng)角度出發(fā)考慮了各個子系統(tǒng)對梳齒式微加速度計特性的影響，在對梳齒式微加速度計各個學科的設計要素進行分析的基礎上，對各個子系統(tǒng)分別建立相對獨立的優(yōu)化模型，采用差分進化算法和多目標遺傳算法對其進行優(yōu)化設計。證實了差分進化算法和多目標遺傳算法對多個子系統(tǒng)耦合的系統(tǒng)級優(yōu)化的可行性，并比較了將多目標轉換為單目標進行優(yōu)化和采用多目標進行優(yōu)化的區(qū)別和結果，優(yōu)化結果使器件的性能得到了改善。
標簽： MEMS 靜電 分
上傳時間： 2013-05-15
上傳用戶：zhangjinzj
近年來，隨著大規(guī)模集成電路的飛速發(fā)展，微控制器和數(shù)字信號處理器的性價比不斷提高，數(shù)字控制技術已逐步應用于大中功率高頻開關電源。相對于傳統(tǒng)模擬控制方式，數(shù)字控制方式具有電源設計靈活、外圍控制電路少、可采用較先進的控制算法、具有較高可靠性等優(yōu)點。 高頻開關電源具有體積小、重量輕、效率高、輸出紋波小等特點，現(xiàn)已逐步成為現(xiàn)代通訊設備的新型基礎電源系統(tǒng)。針對傳統(tǒng)開關電源中損耗較大、超調(diào)量較大、動態(tài)性能較差等問題，本文采用基于DSP的全橋軟開關拓撲結構。全橋軟開關移相控制技術由智能DSP系統(tǒng)完成，采樣信號采用差分傳輸，控制算法采用模糊自適應PID算法，產(chǎn)生數(shù)字PWM波配合驅動電路控制全橋開關的通斷。在輸入端應用平均電流控制法的有源功率因數(shù)校正，使輸入電流跟隨輸入電壓的波形，從而使功率因數(shù)接近1。最后通過Matlab仿真結果表明模糊自適應PID控制算法比傳統(tǒng)PID控制算法在超調(diào)量，調(diào)節(jié)時間，動態(tài)特性等性能上具有優(yōu)越性。 論文以高頻開關電源的設計為主線，在詳細分析各部分電路原理的基礎上，進行系統(tǒng)的主電路設計、輔助電路設計、控制電路設計、仿真研究、軟件實現(xiàn)。重點介紹了高頻變壓器的設計及模糊自適應PID控制器的實現(xiàn)。并將輔助電源及控制電路制成電路板，以及在此電路板基礎上進行各波形分析并進行相關實驗。
標簽： DSP 高頻 通訊
上傳時間： 2013-04-24
上傳用戶：s藍莓汁
隨著用戶對供電質(zhì)量要求的進一步提高，模塊化UPS 并聯(lián)系統(tǒng)獲得了越來越廣泛的應用。本文以模塊化UPS為研究對象，根據(jù)電路結構，將其分為直流部分模塊化和交流部分模塊化分別進行討論。整流環(huán)節(jié)對Boost-PFC 電路進行并聯(lián)控制，實現(xiàn)直流部分的模塊化；逆變環(huán)節(jié)在瞬時電壓PID 控制的基礎上，引入了瞬時均流的并聯(lián)控制策略，實現(xiàn)交流部分的模塊化。 介紹了有源功率因數(shù)校正技術的基本原理和控制思路，分析了單管雙Boost-PFC電路的工作過程，并將其簡化等效成常規(guī)的Boost 電路進行分析和控制。根據(jù)控制系統(tǒng)的結構，分別對電流控制環(huán)和電壓控制環(huán)進行了分析，得出了電感電流主要受電流指令的影響，而輸入輸出電壓差的影響則相對比較小；輸出電壓主要受參考給定指令電壓、緩啟給定指令電壓以及輸出電流等因素的影響。根據(jù)電流環(huán)和電壓環(huán)的解析表達式，給出了并聯(lián)控制的方法及原理。 對單相電路、三相電路以及多模塊并聯(lián)電路分別進行了仿真驗證，對多模塊的并聯(lián)系統(tǒng)進行了實驗驗證。建立了單相逆變器的數(shù)學模型，并加入PID 控制器，得到了輸出電壓的解析表達式，得出逆變器輸出電壓與參考給定電壓和輸出電流有關。利用極點配置的方法得到了模擬域PID 控制器參數(shù)的計算公式，并采用后向差分法，將其轉換到數(shù)字域，得到了數(shù)字PID 控制器參數(shù)與模擬域參數(shù)的換算關系。通過實驗測試和曲線擬合的辦法，得到了實際逆變器的電路參數(shù)。通過對所設計的數(shù)字PID 控制器進行仿真和實驗，驗證了理論分析和計算。建立了PID 電壓閉環(huán)的多逆變器并聯(lián)系統(tǒng)數(shù)學模型，分析得出并聯(lián)系統(tǒng)的輸出電壓主要由系統(tǒng)中各模塊的平均給定電壓決定，同時也受較高次的輸出諧波電流影響，受輸出基波電流影響相對較小；環(huán)流主要受模塊的給定電壓與系統(tǒng)平均給定電壓的偏差影響。針對環(huán)流產(chǎn)生的原因，提出了一種瞬時均流控制策略來減小系統(tǒng)環(huán)流對給定電壓偏差的增益，從而達到瞬時均流的目的。 對兩逆變模塊并聯(lián)的系統(tǒng)在各種工況下進行了仿真和實驗，驗證了理論分析的正確性和這種瞬時均流控制策略的可行性。
標簽： UPS 模塊化 并聯(lián)
上傳用戶：ggwz258
GSM是全球使用最為廣泛的一種無線通信標準，不僅在民用領域，也在鐵路GSM-R等專用領域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術進行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實現(xiàn)GSM接收機的基帶算法，體現(xiàn)了軟件無線電技術的思想，選擇用它們來實現(xiàn)的GSM接收機具有靈活、可靠、擴展性好的優(yōu)點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計， @@ 主要內(nèi)容包括： @@ 通過相關理論知識的學習，設計驗證了GSM基帶同步算法。對FB時間同步，討論了包絡檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實相關和復相關兩種方法；對頻率同步，給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發(fā)芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發(fā)板進行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進行了詳細的介紹，設計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊；設計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數(shù)轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機硬件測試的結果，從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞：GSM接收機；同步；RF； FPGA；DSP；
標簽： FPGA GSM DSP
上傳時間： 2013-07-01
上傳用戶：sh19831212
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術的發(fā)展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發(fā)轉換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統(tǒng)級的設計，為最終的產(chǎn)品設計和生產(chǎn)打下基礎。設計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
標簽： FPGA 標準 可編程
上傳用戶：shawvi
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構型不強，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強的可實施性。 @@ 基于上述要求，作者設計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析，設計了核心板、底板和應用板分離系統(tǒng)架構。該平臺能夠根據(jù)實際需求進行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設計范疇，因此必須重視信號完整性的設計與分析問題，作者根據(jù)高速電路的設計慣例和軟件輔助設計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設計的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設計過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設計決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統(tǒng)的核心板和底板，完成了應用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作，對其中的部分接口進行了邏輯驗證。 @@ 經(jīng)過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點，能夠滿足當前一些信號處理系統(tǒng)對高速、實時處理的要求，可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發(fā)工作，為進一步研究和設計通用、實時信號處理系統(tǒng)打下了堅實的基礎。 @@關鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
標簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-27
上傳用戶：qiaoyue
數(shù)據(jù)采集是信號與信息系統(tǒng)中一個重要的組成部分，也是數(shù)字信號處理的關鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實現(xiàn)方法。該系統(tǒng)利用AD器件對信號進行放大、差分轉換和模數(shù)轉換，利用FPGA設計內(nèi)部模塊和時鐘信號來進行電路控制及實現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設計，使系統(tǒng)具有很高的可適應性、可擴展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點研究了A/D模數(shù)轉換、FPGA芯片設計及PCI總結接口設計，完成了系統(tǒng)的各級電路硬件設計，并通過系統(tǒng)仿真驗證了系統(tǒng)的可行性。
標簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳用戶：小楊高1
蟲蟲下載站版權所有 京ICP備2021023401號-1
