本文的目的在于設計一個自適應噪音抵消系統(tǒng),使其能消除含噪語音信號中的背景噪音,達到提高語音信號質量的目的.主要工作分為兩大部分.本文在第一部分介紹了自適應數(shù)字濾波器的基本理論思想,具體闡述了自適應噪聲抵消系統(tǒng)基本原理,并對自適應噪聲抵消系統(tǒng)的指標、抵消性能進行了計算分析.自適應濾波器的算法是整個系統(tǒng)的核心,在第一部分中,對兩種最基本的自適應算法,進行了詳細的介紹和分析,并針對兩種算法的優(yōu)缺點進行了詳細的比較.這一部分中最關鍵的是對設計的噪聲抵消系統(tǒng)進行計算機仿真,驗證系統(tǒng)設計的合理性和算法的正確性.通過對自適應噪聲抵消器的MATLAB仿真及對仿真圖形的分析,驗證了系統(tǒng)設計和自適應算法的可行性.第二部分主要完成自適應噪聲抵消系統(tǒng)的硬件設計和軟件編程.在第一部分計算機仿真分析的基礎上,利用高速信號處理芯片DSP(TMS320LF2407)設計了一個噪聲干擾抵消系統(tǒng),在高速信號處理芯片(TMS320LF2407)上開發(fā)實現(xiàn)了自適應LMS算法.
標簽： DSP
上傳時間： 2013-06-28
上傳用戶：zklh8989
本文以電機控制DSPTMS320LF2407為核心，結合相關外圍電路，運用新型SVPWM控制方法，設計電梯專用變頻器。為了達到電梯專用變頻器大轉矩、高性能的要求，在硬件上提高系統(tǒng)的實時性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負面影響，另外單神經元PID控制器應用于速度環(huán)，對速度的調節(jié)作用有明顯改善。通過軟硬件結合的方式，改善電機輸出轉矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實現(xiàn)。并設計有起動時防止沖擊電流的保護電路，以及防止過壓、欠壓的保護電路。其中，對逆變模塊IPM的驅動控制是控制電路的核心，也是系統(tǒng)實現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅動隔離控制電路、轉速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅動、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關鍵部分。另外，本課題擬定的被控對象是永磁同步電動機(PMSM)，要對系統(tǒng)實現(xiàn)SVPWM控制，依賴于轉子位置的準確、實時檢測，只有這樣，才能實現(xiàn)正確的矢量變換，準確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實時的垂直，達到良好的控制性能，因此，轉子位置檢測是提高變頻器性能的一個重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時間對SVPWM控制的負面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導通型和120度導通型結合起來，從而達到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調節(jié)環(huán)節(jié)，采用單神經元PID控制器，通過反復的仿真證明，在調速比不是很大的情況下，其對速度環(huán)的調節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實驗證明，系統(tǒng)基本上達到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時間： 2013-05-21
上傳用戶：trepb001
河北工業(yè)大學碩士學位論文 論文研究在 ARM920T硬件平臺以及Linux軟件平臺上， 通過構建完整的嵌入式Linux系統(tǒng)并移植多媒體播放器MPlayer，完成一款具有轉儲功能的MP4播放器。在這個過程中研究了Linux系統(tǒng)移植、探索了USB驅動程序、學習了文件系統(tǒng)的構建并完成了多媒體播 放器 MPlayer 的移植，最終實現(xiàn)了一款基于嵌入式 Linux 軟件平臺具有轉儲功能的 MP4 播放器，使得 MP4 播放器可以通過 USB 接口對可移動硬盤上的信息進行操作。通過該研究過程構建了嵌入式軟件系統(tǒng)，以實現(xiàn)更好的系統(tǒng)性能，最重要的是可以在實踐基礎上增加對系統(tǒng)移植和驅動開發(fā)理論的理解并積累豐富的系統(tǒng)移植經驗，以促進我們去理解軟件開 發(fā)項目及其與目標硬件移植和優(yōu)化的關系。
上傳時間： 2013-07-08
上傳用戶：sclyutian
隨著世界能源危機的到來，太陽能光伏發(fā)電在能源結構中正在發(fā)揮著越來越大的作用。而太陽能光伏發(fā)電系統(tǒng)的核心部件并網逆變器的性能還需要進一步提高。為了迎合市場上對高品質、高性能、智能化并網逆變器的需求，我們將ARM+DSP架構作為并網逆變器的控制系統(tǒng)。本系統(tǒng)集成了ARM和DSP的各自的強大功能，使并網逆變器的性能和智能化水平得到了顯著提高。本論文是基于山東大學魯能實習基地“光伏并網逆變器項目”，目前已經試制出樣機。本人主要負責并網逆變器控制系統(tǒng)的軟硬件設計工作。本文主要研究內容有： @@ 1．本并網逆變器采用了內高頻環(huán)逆變技術。文中詳細分析了這種逆變器的優(yōu)缺點，進行了充分的系統(tǒng)分析和論證。 @@ 2．采用MATLAB/Simulink軟件對并網逆變器的控制算法進行仿真，包括前級DC-DC變換的控制算法以及后級DC-AC逆變的控制算法。通過仿真驗證了所設計算法的可行性，對DSP程序開發(fā)提供了很好的指導意義。 @@ 3．本文將ARM+DSP架構作為逆變器的控制系統(tǒng)，并設計了相應的硬件控制系統(tǒng)。DSP控制板硬件系統(tǒng)包括AD數(shù)據采集、硬件電流保護、電源、eCAN總線，SPI總線等硬件電路。ARM板硬件系統(tǒng)包括SPI總線、RS232總線、RS480總線、以太網總線、LCD顯示、實時時鐘、鍵盤等硬件電路。 @@ 4．本文設計和實現(xiàn)了兩種最大功率點跟蹤控制算法：功率擾動觀察法或增量電導法；孤島檢測方法采用被動式和主動式兩種檢測方式，被動式所采用的方法是將過/欠電壓和電壓相位突變檢測相結合的方式，主動式采用正反饋頻率偏移法；為了實現(xiàn)并網逆變器的輸出電流與電網電壓同頻同相，使用了軟件鎖相環(huán)控制技術。本文分別給出了以上各種算法的控制程序流程圖。 @@ 5．本文也給出了AD數(shù)據采集、eCAN總線、RS232、RS485、以太網、PWM輸出等程序流程圖，以及DSP和ARM之間的SPI總線通信程序流程圖。并且分別給出了ARM管理機控制系統(tǒng)主程序流程圖和DSP控制機控制系統(tǒng)主程序流程圖。 @@ 6．最后對并網逆變器樣機進行實驗結果分析。結果顯示：該樣機基本上實現(xiàn)了本文提出的設計方案所應完成的各項功能，樣機的性能比較理想。 @@關鍵詞：太陽能光伏；并網逆變器；SPWM； DSP； ARM
上傳時間： 2013-07-09
上傳用戶：趙安qw
隨著二十一世紀的到來，人類進入了后PC時代。在這一階段，嵌入式技術得到了飛速發(fā)展和廣泛應用。目前，嵌入式技術及其產品已廣泛應用于智能家用電器、智能建筑、儀器儀表、通訊產品、工業(yè)控制、掌上型電腦、各種智能IC卡的應用等等。將嵌入式系統(tǒng)應用于多媒體移動終端，充分發(fā)揮了嵌入式系統(tǒng)的低功耗、集成度高、可擴充能力強等特點，可以達到集移動、語音、圖像等各種功能于一身的效果。基于以上背景，本文提出了一種基于嵌入式Linux的多媒體播放器設計方案。 本文首先詳細分析了ARM體系結構，研究了嵌入式Linux操作系統(tǒng)在ARM9微處理器的移植技術，包括交叉編譯環(huán)境的建立、引導裝載程序應用、移植嵌入式Linux內核及建立根文件系統(tǒng)，并且實現(xiàn)了嵌入式Linux到EP9315開發(fā)板的移植。 由于嵌入式系統(tǒng)本身硬件條件的限制，常用在PC機的圖形用戶界面GUI系統(tǒng)不適合在其上運行。為此，本文選擇了Qt/Embedded作為研究對象，在對其體系結構等方面進行研究基礎上，實現(xiàn)了Qt/Embedded到EP9315開發(fā)板的移植，完成了嵌入式圖形用戶界面開發(fā)，使得系統(tǒng)擁有良好的操作界面。 針對現(xiàn)今MP3文件格式廣泛流行的特點，本文設計了MP3播放器。在深入研究了MP3文件編碼原理的基礎上，詳細論述了播放器的設計過程，沒有使用硬件解碼方案，采用了軟件解碼，降低了系統(tǒng)開發(fā)成本：在視頻播放方面，本文實現(xiàn)了Linux系統(tǒng)下的通用媒體播放器——Mplayer到EP9315開發(fā)板的移植。通過對音頻數(shù)據輸出的研究，解決了Mplayer播放聲音不正常的問題，實現(xiàn)了一個集音樂和視頻播放于一體的嵌入式多媒體播放系統(tǒng)。 最后，總結了論文所做的工作，指出了嵌入式多媒體播放器所需要進一步解決和完善的問題。
上傳時間： 2013-04-24
上傳用戶：梧桐
運算放大器、比較器設計指南,運算放大器、比較器設計指南
上傳時間： 2013-07-19
上傳用戶：a673761058
正弦波逆變器理論基礎知識，劉鳳君老師作品，對初學者和正在進行逆變器設計及改進會有幫助
標簽： 正弦波逆變器
上傳時間： 2013-07-06
上傳用戶：liber
高性能ADC產品的出現(xiàn)，給混合信號測試領域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 通過在FPGA內部實現(xiàn)ADC測試時域算法和頻域算法相結合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內的兩個獨立ADC的串行輸出數(shù)據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結果表明，通過在FPGA內配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數(shù)據傳輸?shù)拇型ㄐ沤涌冢粡V泛應用于微機和外設之間的數(shù)據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數(shù)據傳輸速率比較慢，難以滿足高速率數(shù)據傳輸?shù)膱龊希匾木褪撬鼈兌季哂胁豢梢浦残裕虼艘眠@些芯片來實現(xiàn)PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優(yōu)勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態(tài)機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統(tǒng)UART芯片的缺點而且同時也使整個系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協(xié)議，主要設計有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數(shù)據緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優(yōu)先級、較強的抗干擾數(shù)據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發(fā)送數(shù)據緩沖寄存器能實現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數(shù)據緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據緩沖模式。這樣既可以應用于高速的數(shù)據傳輸環(huán)境，也能適合低速的數(shù)據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊進行綜合優(yōu)化、仿真驗證以及下載實現(xiàn)。各項數(shù)據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
互聯(lián)網、移動通信、星基導航是21世紀信息社會的三大支柱產業(yè)，而GPS系統(tǒng)的技術水平和發(fā)展歷程代表著全世界衛(wèi)星導航系統(tǒng)的發(fā)展狀況。目前，我國已經成為GPS的使用大國，衛(wèi)星導航產業(yè)鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產品的核心部分多數(shù)還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環(huán)路的特點，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對數(shù)據的調制和載波相位都不敏感，鑒相器不會產生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環(huán)允許數(shù)據調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統(tǒng)功能和性能的要求，可以直接用于實時GPS接收機系統(tǒng)的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
