国产精品亚洲二区,国产一区二区三区观看,日本中文字幕一区二区有限公司

脈沖序列

基于二叉樹的時(shí)序電路測試序列設(shè)計(jì)

　　為了實(shí)現(xiàn)時(shí)序電路狀態(tài)驗(yàn)證和故障檢測，需要事先設(shè)計(jì)一個(gè)輸入測試序列。基于二叉樹節(jié)點(diǎn)和樹枝的特性，建立時(shí)序電路狀態(tài)二叉樹，按照電路二叉樹節(jié)點(diǎn)(狀態(tài))與樹枝(輸入)的層次邏輯關(guān)系，可以直觀和便捷地設(shè)計(jì)出時(shí)序電路測試序列。用測試序列激勵(lì)待測電路，可以驗(yàn)證電路是否具有全部預(yù)定狀態(tài)，是否能夠?qū)崿F(xiàn)預(yù)定狀態(tài)轉(zhuǎn)換。

標(biāo)簽： 二叉樹時(shí)序電路測試序列

上傳時(shí)間： 2013-10-19

上傳用戶：qitiand
序列信號(hào)發(fā)生器與序列信號(hào)檢測器的設(shè)計(jì)

序列信號(hào)發(fā)生器與序列信號(hào)檢測器的設(shè)計(jì)詳細(xì)版

標(biāo)簽： 序列信號(hào) 發(fā)生器檢測器

上傳時(shí)間： 2013-11-07

上傳用戶：yeling1919
波形及序列信號(hào)發(fā)生器設(shè)計(jì)

設(shè)計(jì)由555、移位寄存器、D/A轉(zhuǎn)換器、PLD等器件構(gòu)成的多路序列信號(hào)輸出和階梯波輸出的發(fā)生器電路，重點(diǎn)學(xué)習(xí)555、D/A轉(zhuǎn)換器及可編程邏輯器件的原理及應(yīng)用方法。用Proteus軟件仿真；實(shí)驗(yàn)測試技術(shù)指標(biāo)及功能、繪制信號(hào)波形。

標(biāo)簽： 波形序列信號(hào) 發(fā)生器

上傳時(shí)間： 2013-11-03

上傳用戶：crazyer
數(shù)字序列發(fā)生器課程設(shè)計(jì)

數(shù)字序列發(fā)生器是在數(shù)字系統(tǒng)中每個(gè)循環(huán)周期中，1和0數(shù)碼按一定的規(guī)則順序排列產(chǎn)生的序列信號(hào)電路。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下一次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。本文給定序列循環(huán)長度為16，用戶自定義輸入序列，并可控制其順序與逆序輸出，利用4個(gè)74LS194移位寄存器移位輸出進(jìn)行設(shè)計(jì)，完成狀態(tài)轉(zhuǎn)移，并將最終結(jié)果顯示出發(fā)光二極管上。

標(biāo)簽： 數(shù)字序列發(fā)生器

上傳時(shí)間： 2013-10-29

上傳用戶：fdfadfs
Adobe dreamweaver cs5 序列號(hào)注冊機(jī)

Adobe Dreamweaver cs5是個(gè)原本由Macromedia公司所開發(fā)的著名網(wǎng)站開發(fā)工具。它使用所見即所得的接口，亦有HTML編輯的功能。它現(xiàn)在有Mac和Windows系統(tǒng)的版本。 Adobe Dreamweaver CS5.5 　　軟件大小：405.29 MB 　　開發(fā)商：Adobe 　　軟件語言：英文版　　授權(quán)類型：共享(收費(fèi))軟件　　軟件類別：國外軟件/網(wǎng)頁制作　　運(yùn)行環(huán)境：WinXP, Win7, WinVista, Win2003, Win2008 本工具可以生成Adobe Dreamweaver CS5 序列號(hào)。操作簡單 Adobe Dreamweaver CS5 序列號(hào)： 1192-1373-4229-3602-4261-7028 1192-1271-8732-4964-8936-9057 1192-1902-9988-9030-2732-9994 1192-1275-4297-5243-8062-4275 1192-1227-7168-1134-0587-7125 1192-1463-3837-3512-9321-1986 1192-1935-9343-7157-0941-8720 1192-1600-4072-1232-3922-2834 1192-1042-8149-7299-3858-7248 1192-1318-1858-8658-8680-9716

標(biāo)簽： dreamweaver Adobe cs5 序列號(hào)

上傳時(shí)間： 2013-11-15

上傳用戶：541657925
基于視頻序列的交通檢測系統(tǒng)

基于人工電視監(jiān)視的交通檢測方法存在檢測效率低、實(shí)時(shí)性差的缺點(diǎn)，提出了基于視頻序列的交通參數(shù)和交通事件檢測系統(tǒng)。將采集和預(yù)處理后的視頻信號(hào)通過DSP處理，檢測視頻交通參數(shù)和交通事件，提取的交通參數(shù)和交通事件等分析結(jié)果通過TCP/IP網(wǎng)絡(luò)傳輸協(xié)議傳給視頻分析識(shí)別終端，在視頻分析識(shí)別終端上存儲(chǔ)、顯示交通參數(shù)與交通事件和視頻信息，設(shè)置系統(tǒng)參數(shù)，同時(shí)可以進(jìn)行查詢、檢索以及管理交通參數(shù)與交通事件。該系統(tǒng)實(shí)現(xiàn)了對(duì)車流量、車速、拋落物、行人和停車等交通參數(shù)與事件的實(shí)時(shí)性檢測。

標(biāo)簽： 視頻序列交通檢測

上傳時(shí)間： 2013-11-12

上傳用戶：gxf2016
一種混沌偽隨機(jī)序列發(fā)生器的FPGA實(shí)現(xiàn)

隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場可編程邏輯門陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2⋯．設(shè)計(jì)采用雙精度浮點(diǎn)運(yùn)算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實(shí)驗(yàn)．系統(tǒng)的硬件電路占用17716個(gè)邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．

標(biāo)簽： FPGA 混沌偽隨機(jī)序列發(fā)生器

上傳時(shí)間： 2013-10-28

上傳用戶：crazyer
直接序列擴(kuò)頻信號(hào)的盲檢測

本文將時(shí)域相關(guān)檢測法，循環(huán)譜檢測法，倒譜檢測法和高階累積量檢測法四種方法應(yīng)用于直接序列擴(kuò)頻信號(hào)（DSSS）的盲檢測，給出了具體的實(shí)現(xiàn)方法，并通過仿真實(shí)驗(yàn)進(jìn)行驗(yàn)證比較，結(jié)果表明，時(shí)域相關(guān)法和循環(huán)譜法并不適用于低信噪比情況下信號(hào)的盲檢測，相對(duì)于高階累積量法，倒譜法在實(shí)時(shí)性方面有較大優(yōu)勢，有較好的發(fā)展前景。

標(biāo)簽： 直接序列擴(kuò)頻信號(hào) 盲檢測

上傳時(shí)間： 2013-10-15

上傳用戶：feilinhan
m序列、Gold序列和正交Gold序列的擴(kuò)頻通信系統(tǒng)仿真研究

為了研究擴(kuò)頻碼對(duì)直接序列擴(kuò)頻通信系統(tǒng)性能的影響，利用Matlab編程建立直接序列擴(kuò)頻通信系統(tǒng)模型，對(duì)該系統(tǒng)進(jìn)行性能仿真。通過在不同的信噪比條件下，運(yùn)行仿真系統(tǒng)，得出擴(kuò)頻增益和三種不同擴(kuò)頻碼對(duì)系統(tǒng)性能影響的結(jié)論。

標(biāo)簽： Gold 序列仿真研究正

上傳時(shí)間： 2014-12-30

上傳用戶：文993
一種混沌偽隨機(jī)序列發(fā)生器的FPGA實(shí)現(xiàn)

隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場可編程邏輯門陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2⋯．設(shè)計(jì)采用雙精度浮點(diǎn)運(yùn)算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實(shí)驗(yàn)．系統(tǒng)的硬件電路占用17716個(gè)邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．

標(biāo)簽： FPGA 混沌偽隨機(jī)序列發(fā)生器

上傳時(shí)間： 2013-11-21

上傳用戶：許小華