欧美日韩第一区,亚洲毛片免费看,99亚洲男女激情在线观看

腦機接口

DDR2SDRAM存儲器接口設(shè)計

內(nèi)部存儲器負(fù)責(zé)計算機系統(tǒng)內(nèi)部數(shù)據(jù)的中轉(zhuǎn)、存儲與讀取，作為計算機系統(tǒng)中必不可少的三大件之一，它對計算機系統(tǒng)性能至關(guān)重要。內(nèi)存可以說是CPU處理數(shù)據(jù)的“大倉庫”，所有經(jīng)過CPU處理的指令和數(shù)據(jù)都要經(jīng)過內(nèi)存?zhèn)鬟f到電腦其他配件上，因此內(nèi)存性能的好壞，直接影響到系統(tǒng)的穩(wěn)定性和運行性能。在當(dāng)今的電子系統(tǒng)設(shè)計中，內(nèi)存被使用得越來越多，并且對內(nèi)存的要求越來越高。既要求內(nèi)存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統(tǒng)性能的同時也能降低內(nèi)存產(chǎn)品的成本。面對這種趨勢，設(shè)計和實現(xiàn)大容量高速讀寫的內(nèi)存顯得尤為重要。因此，近年來內(nèi)存產(chǎn)品正經(jīng)歷著從小容量到大容量、從低速到高速的不斷變化，從技術(shù)上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進(jìn)。和普通SDRAM的接口設(shè)計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設(shè)計也提出了更高的要求，其接口設(shè)計復(fù)雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數(shù)據(jù)多路分解和時鐘轉(zhuǎn)換邏輯必須在FPGA核心邏輯中實現(xiàn)，設(shè)計者可能不得不對接口邏輯進(jìn)行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關(guān)的時序問題（包括溫度和電壓補償）。要正確的實現(xiàn)DDR2接口需要非常細(xì)致的工作，并在提供設(shè)計靈活性的同時確保系統(tǒng)性能和可靠性。本文對通過Xilinx的Spartan3 FPGA實現(xiàn)DDR2內(nèi)存接口的設(shè)計與實現(xiàn)進(jìn)行了詳細(xì)闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可靠。本設(shè)計中對I/O模塊及其他邏輯在RTL代碼中進(jìn)行了配置、嚴(yán)整、執(zhí)行，并正確連接到FPGA上，經(jīng)過仔細(xì)仿真，然后在硬件中驗證，以確保存儲器接口系統(tǒng)的可靠性。

標(biāo)簽： DDR2SDRAM 存儲器接口設(shè)計

上傳時間： 2013-06-08

上傳用戶：fairy0212
基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究

基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究基于FPGA的USB接口協(xié)議及驅(qū)動技術(shù)研究

標(biāo)簽： FPGA USB 接口協(xié)議技術(shù)研究

上傳時間： 2013-06-04

上傳用戶：564708051@qq.com
單片機及接口技術(shù)實驗指導(dǎo)書

《單片機及接口技術(shù)》實驗指導(dǎo)書，實驗平臺針對偉福仿真器，分為軟件模擬部分和系統(tǒng)仿真部分，包括簡單程序設(shè)計、循環(huán)程序設(shè)計、分支程序設(shè)計、數(shù)碼轉(zhuǎn)換、查表程序、算術(shù)及邏輯運算指令實現(xiàn)、流水燈、鍵盤實驗、數(shù)碼管實驗、AD轉(zhuǎn)換、DA轉(zhuǎn)換、定時器等實驗。

標(biāo)簽： 單片機接口技術(shù) 實驗指導(dǎo)書

上傳時間： 2013-04-24

上傳用戶：hakim
嵌入式GSM短信息接口的軟硬件設(shè)計

《單片機與嵌入式系統(tǒng)應(yīng)用》論文--嵌入式GSM短信息接口的軟硬件設(shè)計，文章給出一個小型的嵌入式SMS中/英文短信信息接口的設(shè)計，并詳細(xì)討論PDU模式的短信息格式和中文短信息軟件解碼的設(shè)計。

標(biāo)簽： GSM 嵌入式短信息接口

上傳時間： 2013-07-12

上傳用戶：lanwei
基于FX2LP的USB2.0接口模塊設(shè)計

詳細(xì)描述如何使用68013來設(shè)計從USB接口

標(biāo)簽： FX2LP 2.0 USB 接口

上傳時間： 2013-05-22

上傳用戶：18752787361
SDIO接口介紹及其實現(xiàn)

SDIO接口介紹及其實現(xiàn)，第一次接觸SDIO的朋友，值得一看！通俗易懂，深入淺出！

標(biāo)簽： SDIO 接口

上傳時間： 2013-04-24

上傳用戶：xc216
AVR單片機RS232通信接口應(yīng)用設(shè)計

AVR單片機RS232通信接口應(yīng)用設(shè)計，里面有源代碼與電路圖，可以作為學(xué)習(xí)參考之用^_^

標(biāo)簽： AVR 232 RS 單片機

上傳時間： 2013-07-04

上傳用戶：ommshaggar
基于FPGA的PCI接口的設(shè)計

PCI（Peripheral Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標(biāo)準(zhǔn)占有重要地位，基于PCI標(biāo)準(zhǔn)的接口設(shè)計已經(jīng)成為相關(guān)項目開發(fā)中的一個重要的選擇。　　目前，現(xiàn)場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開發(fā)過程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計等特點，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的首選。　　 PCI接口的開發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進(jìn)行設(shè)計。　　本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設(shè)計了一個PCI接口核，并通過自行設(shè)計的試驗板對其進(jìn)行驗證。為使設(shè)計準(zhǔn)確可靠，在具體模塊的設(shè)計中廣泛采用流水線技術(shù)和狀態(tài)機的方法。　　論文最終設(shè)計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的SOPC片內(nèi)外設(shè)，與通用計算機成功進(jìn)行了通訊。　　論文對PCI接口進(jìn)行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計正確。把設(shè)計下載進(jìn)FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設(shè)計中系統(tǒng)的需要。本文最后還給出試驗板的具體設(shè)計步驟及驅(qū)動程序的安裝。

標(biāo)簽： FPGA PCI 接口的設(shè)計

上傳時間： 2013-07-28

上傳用戶：372825274
SCSI總線和IDE接口：協(xié)議、應(yīng)用和編程

·【內(nèi)容簡介】 SCSI和IDE接口都屬于ANSI標(biāo)準(zhǔn),本書的目的就是對這兩種接口進(jìn)行精確的描述. 《SCSI 總線和IDE接口：協(xié)議、應(yīng)用和編程》共三部分,共25章.第一部分為總體介紹,能使讀者對計算機外圍設(shè)備及其接口和計算機總線有一大致了解.第二部分著重講述IDE接口,從背景協(xié)議,驅(qū)動器模型,命令及ATAPI接口等方面作了詳細(xì)講述.第三部分是SCSI總線,分別介紹了體系結(jié)構(gòu),命令,設(shè)備,協(xié)議,借

標(biāo)簽： SCSI IDE 總線協(xié)議

上傳時間： 2013-04-24

上傳用戶：sc965382896
單片微型機原理·接口·通信·控制

·單片微型機原理·接口·通信·控制

標(biāo)簽： 微型機接口通信控制

上傳時間： 2013-04-24

上傳用戶：shuiyuehen1987