-
自90年代以來(lái)，LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高，LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏，到圖像顯示屏，一直到今天的全彩色視頻顯示屏的發(fā)展過(guò)程。在此發(fā)展過(guò)程中，無(wú)論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長(zhǎng)足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器，有其獨(dú)特的優(yōu)越性，比如：可靠性高、使用壽命長(zhǎng)、環(huán)境適應(yīng)能力強(qiáng)、性?xún)r(jià)比高且成本低等特點(diǎn)，且隨著全彩屏顯示技術(shù)的日益完善，使得LED顯示屏在許多場(chǎng)合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源，利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級(jí)灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過(guò)對(duì)等長(zhǎng)時(shí)間實(shí)現(xiàn)4096級(jí)灰度方案的分析，得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限，提出采用變長(zhǎng)時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級(jí)灰度的方案及實(shí)現(xiàn)，這是在提高硬件成本以獲得成本，速度和亮度的折中。在此基礎(chǔ)上，提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果，并探討了低幀頻無(wú)閃爍LED全彩屏的實(shí)現(xiàn)方法；對(duì)一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開(kāi)討論，為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。
標(biāo)簽：
FPGA
LED
顯示屏
同步控制
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：793212294
-
本文將EDA技術(shù)與傳統(tǒng)的控制理論相結(jié)合,研制了一種全新的基于FPGA技術(shù)之上的PID和模糊控制器,并加以?xún)?yōu)化后應(yīng)用于FESTO液位控制系統(tǒng)上.該控制器基于PLD組成的系統(tǒng),很自然地避開(kāi)CPU的程序跑飛、死循環(huán)、復(fù)位不可靠等缺點(diǎn),最大程度的提高設(shè)計(jì)效率和系統(tǒng)的可靠性;同時(shí)相對(duì)于傳統(tǒng)的硬件控制器而言,它的高集成度所需較少外圍電路,降低設(shè)計(jì)成本,為控制器地實(shí)現(xiàn)提供了一種新方案.此外,本文的模糊控制器對(duì)傳統(tǒng)規(guī)則表進(jìn)行改進(jìn),在被控量接近穩(wěn)態(tài)值時(shí)規(guī)則表部分自適應(yīng)于具體的期望值,消除了穩(wěn)態(tài)值附近的震蕩,大大提高了系統(tǒng)的穩(wěn)定性.
標(biāo)簽：
FPGA
控制器
上傳時(shí)間：
2013-06-21
上傳用戶(hù)：my867513184
-
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來(lái)越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開(kāi)發(fā)技術(shù)，并用硬件描述語(yǔ)言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過(guò)程。 論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲(chǔ)模塊三大模塊。然后，對(duì)各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價(jià)值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時(shí)間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽：
FPGA
MCU
嵌入式
應(yīng)用研究
上傳時(shí)間：
2013-07-16
上傳用戶(hù)：熊少鋒
-
數(shù)字濾波作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，廣泛應(yīng)用于諸如信號(hào)分離、恢復(fù)、整形等多種場(chǎng)合中，本文討論的FIR濾波器因其具有嚴(yán)格的線性相位特性而得到廣泛的應(yīng)用。在工程實(shí)踐中，往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性,但目前常用的一些軟件或硬件實(shí)現(xiàn)方法則難以同時(shí)達(dá)到兩方面的要求。 可編程邏輯器件是一種用戶(hù)根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。本課題研究FIR的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，主要完成的工作如下: (1)以FIR濾波器的基本理論為依據(jù)，研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計(jì)方法： (2)對(duì)分布式算法進(jìn)行了較為深入的研究。在闡述算法原理的基礎(chǔ)上，分析了利用FPGA特有的查找表結(jié)構(gòu)完成這一運(yùn)算的方法，從而解決了常系數(shù)乘法運(yùn)算硬件實(shí)現(xiàn)的問(wèn)題； (3)以—FIR低通濾波器為例說(shuō)明FIR數(shù)字濾波器的具體實(shí)現(xiàn)方法，采用層次化、模塊化、參數(shù)化的設(shè)計(jì)思想，完成對(duì)整個(gè)FIR濾波器的功能模塊的劃分，以及各個(gè)功能模塊的具體設(shè)計(jì)； (4)設(shè)計(jì)參數(shù)可調(diào)的FIR低通濾波器的硬件電路：以EPFlK50TCl44-l為核心，包括A/D轉(zhuǎn)換電路、D/A轉(zhuǎn)換電路以及在系統(tǒng)配置電路等。以話音作為輸入信號(hào)，進(jìn)行了實(shí)際濾波效果的測(cè)試。 實(shí)驗(yàn)系統(tǒng)的測(cè)試結(jié)果表明，和傳統(tǒng)的數(shù)字濾波器相比較具有更好的實(shí)時(shí)性、準(zhǔn)確性、靈活性和實(shí)用性。
標(biāo)簽：
FPGA
沖激響應(yīng)
數(shù)字濾波器
上傳時(shí)間：
2013-07-19
上傳用戶(hù)：sjyy1001
-
目錄
第1章 初識(shí)Protel 99SE
1．1 Protel 99SE的特點(diǎn)
1．2 Protel 99SE的安裝
1．2．1 主程序的安裝
1．2．2 補(bǔ)丁程序的安裝
1．2．3 附加程序的安裝
1．3 Protel 99SE的啟動(dòng)與工作界面
第2章 設(shè)計(jì)電路原理圖
2．1 創(chuàng)建一個(gè)新的設(shè)計(jì)數(shù)據(jù)庫(kù)
2．2 啟動(dòng)原理圖編輯器
2．3 繪制原理圖前的參數(shù)設(shè)置
2．3．1 工作窗口的打開(kāi)／切換／關(guān)閉
2．3．2 工具欄的打開(kāi)／關(guān)閉
2．3．3 繪圖區(qū)域的放大／縮小
2．3．4 圖紙參數(shù)設(shè)置
2．4 裝入元件庫(kù)
2．5 放置元器件
2．5．1 通過(guò)原理圖瀏覽器放置元器件
2．5．2 通過(guò)菜單命令放置元器件
2．6 調(diào)整元器件位置
2．6．1 移動(dòng)元器件
2．6．2 旋轉(zhuǎn)元器件
2．6．3 復(fù)制元器件
2．6．4 刪除元器件
2．7 編輯元器件屬性
2．8 繪制電路原理圖
2．8．1 普通導(dǎo)線連接
2．8．2 總線連接
2．8．3 輸入／輸出端口連接
2．9 Protel 99SE的文件管理
2．9．1 保存文件
2．9．2 更改文件名稱(chēng)
2．9．3 打開(kāi)設(shè)計(jì)文件
2．9．4 關(guān)閉設(shè)計(jì)文件
2．9．5 刪除設(shè)計(jì)文件
第3章 設(shè)計(jì)層次電路原理圖
3．1 自頂向下設(shè)計(jì)層次原理圖
3．1．1 建立層次原理圖總圖
3．1．2 建立層次原理圖功能電路原理圖
3．2 自底向上設(shè)計(jì)層次原理圖
3．3 層次原理圖總圖／功能電路原理圖之間的切換
第4章 電路原理圖的后期處理
4．1 檢查電路原理圖
4．1．1 重新排列元器件序號(hào)
4．1．2 電氣規(guī)則測(cè)試
4．2 電路原理圖的修飾
4．2．1 在原理圖瀏覽器中管理電路圖
4．2．2 對(duì)齊排列元器件
4．2．3 對(duì)節(jié)點(diǎn)／導(dǎo)線進(jìn)行整體修改
4．2．4 在電路原理圖中添加文本框
4．3 放置印制電路板布線符號(hào)
第5章 制作／編輯電路原理圖元器件庫(kù)
5．1 創(chuàng)建一個(gè)新的設(shè)計(jì)數(shù)據(jù)庫(kù)
5．2 啟動(dòng)元器件庫(kù)編輯器
5．3 編輯元器件庫(kù)的常用工具
5．3．1 繪圖工具
5．3．2 IEEE符號(hào)工具
5．4 在元器件庫(kù)中制作新元器件
5．4．1 制作新元器件前的設(shè)置
5．4．2 繪制新元器件
5．4．3 在同一數(shù)據(jù)庫(kù)下創(chuàng)建一個(gè)新的元器件庫(kù)
5．4．4 修改原有的元器件使其成為新元器件
5．4．5 從電路原理圖中提取元器件庫(kù)
第6章 生成各種原理圖報(bào)表文件
6．1 生成網(wǎng)絡(luò)表文件
6．1．1 網(wǎng)絡(luò)表文件的結(jié)構(gòu)
6．1．2 網(wǎng)絡(luò)表文件的生成方法
6．2 生成元器件材料清單列表
6．3 生成層次原理圖組織列表
6．4 生成層次原理圖元器件參考列表
6．5 生成元器件引腳列表
第7章 設(shè)計(jì)印制電路板
7．1 肩動(dòng)印制電路板編輯器
7．2 PCB的組成
7．3 PCB中的元器件
7．3．1 PCB中的元器件組成
7．3．2 PCB中的元器件封裝
7．4 設(shè)置工作層面
7．5 設(shè)置PCB工作參數(shù)
7．5．1 設(shè)置布線參數(shù)
7．5．2 設(shè)置顯示模式
7．5．3 設(shè)置幾何圖形顯示／隱藏功能
7．6 對(duì)PCB進(jìn)行布線
7．6．1 準(zhǔn)備電路原理圖并設(shè)置元器件屬性
7．6．2 啟動(dòng)印制電路板編輯器
7．6．3 設(shè)定PCB的幾何尺寸
7．6．4 加載元器件封裝庫(kù)
7．6．4 裝入網(wǎng)絡(luò)表
7．6．5 調(diào)整元器件布局
7．6．6 修改元器件標(biāo)灃
7．6．7 自動(dòng)布線參數(shù)設(shè)置
7．6．8 自動(dòng)布線器參數(shù)設(shè)置
7．6．9 選擇自動(dòng)布線方式
7．6．10 手動(dòng)布線
7．7 PCB布線后的手動(dòng)調(diào)整
7．7．1 增加元器件封裝
7．7．2 手動(dòng)調(diào)整布線
7．7．3 手動(dòng)調(diào)整布線寬度
7．7．4 補(bǔ)淚焊
7．7．5 在PcB上放置漢字
7．8 通過(guò)PCB編輯瀏覽器進(jìn)行PCB的管理
7．8．1 設(shè)置網(wǎng)絡(luò)顏色屬性
7．8．2 快速查找焊盤(pán)
7．9 顯示PCB的3D效果圖
7．10 生成PCB鉆孔文件報(bào)表
......
標(biāo)簽：
Protel
99
SE
電路設(shè)計(jì)
上傳時(shí)間：
2013-06-17
上傳用戶(hù)：wanqunsheng
-
信息技術(shù)的不斷發(fā)展,對(duì)信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時(shí)候,對(duì)密鑰長(zhǎng)度要求越來(lái)越大,處理的速度要求越來(lái)越快.而基于橢圓曲線離散對(duì)數(shù)問(wèn)題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來(lái)越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實(shí)現(xiàn)也成為一個(gè)關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實(shí)現(xiàn)模塊設(shè)計(jì),驗(yàn)證模塊功能的順序進(jìn)行書(shū)寫(xiě).為了硬件實(shí)現(xiàn)上的方便,設(shè)計(jì)選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機(jī)的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計(jì)思路,將橢圓曲線上的標(biāo)量乘法運(yùn)算劃分成兩個(gè)運(yùn)算層次:橢圓曲線上的運(yùn)算和有限域上的運(yùn)算.模塊劃分之后,利用自底向上的設(shè)計(jì)思路,主要針對(duì)有限域上的乘法運(yùn)算進(jìn)行了重要的改進(jìn),并對(duì)加法群中的標(biāo)量乘運(yùn)算的算法進(jìn)行了分析、證明,以達(dá)到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計(jì)中,采用硬件描述語(yǔ)言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺(tái)上進(jìn)行電路設(shè)計(jì).完成了各個(gè)模塊的設(shè)計(jì)輸入和仿真.設(shè)計(jì)選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進(jìn)行綜合、布局、布線和時(shí)序仿真.文中給出了橢圓曲線上的點(diǎn)加、倍點(diǎn)和標(biāo)量乘法模塊的具體設(shè)計(jì)結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標(biāo)量乘特點(diǎn),提出了合適的驗(yàn)證方案.該設(shè)計(jì)完成了橢圓曲線上的標(biāo)量乘法運(yùn)算.設(shè)計(jì)主要針對(duì)資源受限的應(yīng)用環(huán)境:改進(jìn)了有限域上的乘法運(yùn)算、使用了沒(méi)有預(yù)處理的標(biāo)量乘算法.改進(jìn)后的橢圓曲線標(biāo)量乘法需要2,741,998個(gè)邏輯單元,在100MHz的時(shí)鐘約束下,運(yùn)行一次標(biāo)量乘法運(yùn)算需要567.69us.該次設(shè)計(jì)的結(jié)果可以直接用來(lái)構(gòu)造橢圓曲線上的簽名、驗(yàn)證、密鑰交換等算法.
標(biāo)簽：
FPGA
橢圓曲線
密碼體制
乘法運(yùn)算
上傳時(shí)間：
2013-05-24
上傳用戶(hù)：zhuo0008
-
本文以某型號(hào)接收機(jī)的應(yīng)用為背景，主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語(yǔ)言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶(hù)可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開(kāi)發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)?！ ”疚牡膭?chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式，大大節(jié)省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法，大大提高了仿真的速度?！ ∷O(shè)計(jì)的(2，1，7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī)，經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。
標(biāo)簽：
Viterbi
FPGA
參數(shù)
譯碼器
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：waizhang
-
有線通信方式由于具有保密性高、抗干擾能力強(qiáng)在軍事通信中倍受青睞,因此,對(duì)軍用有線通信設(shè)備的研究和設(shè)計(jì)具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線程控交換機(jī)是一種小型背負(fù)式模擬空分程控用戶(hù)交換機(jī),用于裝備全軍各兵種的作戰(zhàn)、演習(xí)和緊急搶險(xiǎn)等行動(dòng).該項(xiàng)目以該交換機(jī)為研究對(duì)象,在詳細(xì)分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實(shí)現(xiàn)方式的基礎(chǔ)上,指出該機(jī)型在使用過(guò)程中存在技術(shù)相對(duì)陳舊、分立元件過(guò)多、可靠性和保密性不夠、體積大、重量大、維修困難等問(wèn)題,同時(shí)結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機(jī)接口設(shè)計(jì),本文提出基于"單片機(jī)+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計(jì)方案:①在CPLD中實(shí)現(xiàn)信號(hào)音分頻和計(jì)時(shí)頻率生成電路、20路用戶(hù)LED狀態(tài)控制電路;②CPLD與單片機(jī)以總線接口方式實(shí)現(xiàn)譯碼、數(shù)據(jù)和控制信號(hào)鎖存功能的VHDL設(shè)計(jì);③基于低功耗設(shè)計(jì)的器件選型方案和單片機(jī)待機(jī)模式設(shè)計(jì);④人機(jī)接口的LCD菜單操作方式.該文詳細(xì)介紹了改型設(shè)備的研制過(guò)程,包括CPLD片內(nèi)功能設(shè)計(jì)實(shí)現(xiàn)、主控制板和用戶(hù)板各功能模塊工作原理和設(shè)計(jì)實(shí)現(xiàn)、各硬件模塊功能測(cè)試等,最后給出了局內(nèi)呼叫處理功能和話務(wù)員服務(wù)功能的軟件實(shí)現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實(shí)現(xiàn)更高的可靠性、保密性和抗干擾能力,同時(shí)具備低功耗和小型化的優(yōu)點(diǎn).最后,該文總結(jié)了項(xiàng)目設(shè)計(jì)中使用的關(guān)鍵技術(shù),指出了設(shè)計(jì)的創(chuàng)新意義和將來(lái)的工作.
標(biāo)簽：
CPLDFPGA
單片機(jī)
程控交換機(jī)
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：啊颯颯大師的
-
隨著信息寬帶化和高速化的發(fā)展，以前的低速PCB已完全不能滿(mǎn)足日益增長(zhǎng)信息化發(fā)展的需要，而高速PCB的出現(xiàn)將對(duì)硬件人員提出更高的要求，僅僅依靠自
標(biāo)簽：
Cadence
ALlegro
PCB
信號(hào)完整性
上傳時(shí)間：
2013-05-22
上傳用戶(hù)：julin2009
-
生成spwm正弦表的程序，直接運(yùn)行輸入相應(yīng)的參數(shù)就可以了。
標(biāo)簽：
spwm
生成工具
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：buffer
